| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-28页 |
| 1.1 研究背景与意义 | 第16-19页 |
| 1.1.1 差错控制编码 | 第16-18页 |
| 1.1.2 无速率编码技术 | 第18-19页 |
| 1.2 无速率码的研究现状 | 第19-23页 |
| 1.2.1 LT码 | 第19-21页 |
| 1.2.2 Raptor码 | 第21-22页 |
| 1.2.3 Spinal码 | 第22-23页 |
| 1.3 Spinal码的发展现状 | 第23-24页 |
| 1.4 Spinal码译码方法的研究意义 | 第24-25页 |
| 1.5 本文章节安排 | 第25-28页 |
| 第二章 Spinal码的编码算法及其FPGA实现 | 第28-40页 |
| 2.1 Spinal码的编码原理 | 第28-32页 |
| 2.1.1 编码步骤 | 第28-29页 |
| 2.1.2 符号映射 | 第29-32页 |
| 2.2 哈希函数 | 第32-34页 |
| 2.3 Spinal码的特点 | 第34-35页 |
| 2.3.1 无速率性 | 第34-35页 |
| 2.3.2 非线性 | 第35页 |
| 2.4 Spinal码编码器的FPGA仿真 | 第35-39页 |
| 2.4.1 编码器的FPGA仿真原理 | 第35-36页 |
| 2.4.2 编码器的FPGA仿真实现 | 第36-39页 |
| 2.5 本章小结 | 第39-40页 |
| 第三章 Spinal码的Bubble译码算法及其FPGA实现 | 第40-64页 |
| 3.1 Spinal码的最大似然译码 | 第40-43页 |
| 3.1.1 最大似然译码思想 | 第40-41页 |
| 3.1.2 基于树结构的译码思想 | 第41-43页 |
| 3.2 Spinal码的Bubble译码算法 | 第43-46页 |
| 3.2.1 Bubble译码算法原理 | 第43-44页 |
| 3.2.2 Bubble译码算法步骤 | 第44-45页 |
| 3.2.3 Bubble译码算法复杂度 | 第45页 |
| 3.2.4 Bubble译码算法软件仿真 | 第45-46页 |
| 3.3 Spinal码Bubble译码器的实现及优化 | 第46-57页 |
| 3.3.1 Bubble译码器概述 | 第46-47页 |
| 3.3.2 路径扩展 | 第47-49页 |
| 3.3.3 路径选择网络 | 第49-56页 |
| 3.3.4 路径回溯 | 第56-57页 |
| 3.4 Spinal码Bubble译码器的FPGA仿真 | 第57-62页 |
| 3.4.1 Bubble译码器整体设计 | 第57-59页 |
| 3.4.2 Bubble译码器FPGA仿真结果 | 第59-62页 |
| 3.5 本章小结 | 第62-64页 |
| 第四章 Spinal码的FSD算法及其FPGA实现 | 第64-84页 |
| 4.1 堆栈译码算法 | 第64-67页 |
| 4.1.1 卷积码序列译码算法 | 第64-65页 |
| 4.1.2 Spinal码堆栈译码算法 | 第65-67页 |
| 4.2 Spinal码的FSD算法 | 第67-74页 |
| 4.2.1 FSD算法原理 | 第67-70页 |
| 4.2.2 FSD算法步骤 | 第70-72页 |
| 4.2.3 FSD算法软件仿真 | 第72-73页 |
| 4.2.4 FSD算法复杂度 | 第73-74页 |
| 4.3 堆栈-桶式算法 | 第74-78页 |
| 4.3.1 堆栈-桶式算法原理 | 第74-75页 |
| 4.3.2 搜索单元路径度量值 | 第75-77页 |
| 4.3.3 译码树搜索单元 | 第77-78页 |
| 4.4 Spinal码FSD算法的FPGA仿真 | 第78-82页 |
| 4.4.1 前向堆栈译码器整体设计 | 第78-80页 |
| 4.4.2 前向堆栈译码器FPGA仿真结果 | 第80-82页 |
| 4.5 本章小结 | 第82-84页 |
| 第五章 总结与展望 | 第84-86页 |
| 5.1 主要工作与贡献 | 第84-85页 |
| 5.2 Spinal码未来研究展望 | 第85-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-92页 |
| 作者简介 | 第92-93页 |
