| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景及意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-13页 |
| 1.3 论文主要内容与结构安排 | 第13-15页 |
| 第2章 高速串行通信基础 | 第15-23页 |
| 2.1 信道的非理想特性 | 第15-18页 |
| 2.1.1 频率相关损耗 | 第15-16页 |
| 2.1.2 反射 | 第16页 |
| 2.1.3 串扰 | 第16-17页 |
| 2.1.4 噪声 | 第17页 |
| 2.1.5 码间干扰 | 第17-18页 |
| 2.2 通信系统的性能指标 | 第18-19页 |
| 2.2.1 眼图 | 第18页 |
| 2.2.2 误码率 | 第18-19页 |
| 2.3 均衡原理与分类 | 第19-21页 |
| 2.3.1 频域均衡 | 第19-20页 |
| 2.3.2 时域均衡 | 第20-21页 |
| 2.3.3 均衡器的分类 | 第21页 |
| 2.4 本章小结 | 第21-23页 |
| 第3章 多电平信号技术及高速串行链路建模仿真 | 第23-37页 |
| 3.1 信号技术 | 第23-27页 |
| 3.1.1 NRZ与PAM-4信号 | 第23-24页 |
| 3.1.2 双二进制信号 | 第24-26页 |
| 3.1.3 NRZ,PAM4和DB信号的功率谱比较 | 第26-27页 |
| 3.2 NRZ和PAM4信号应用于高速串行链路 | 第27-32页 |
| 3.2.1 基于NRZ和PAM4信号的高速串行链路ADS建模 | 第28-30页 |
| 3.2.2 建模仿真结果与分析 | 第30-32页 |
| 3.3 基于双二进制信号的高速串行通信链路 | 第32-35页 |
| 3.3.1 部分响应均衡器 | 第33-34页 |
| 3.3.2 部分响应均衡的ADS建模仿真 | 第34-35页 |
| 3.4 本章小结 | 第35-37页 |
| 第4章 基于双二进制信号的高速串行通信接收电路设计 | 第37-55页 |
| 4.1 接收电路实现方案 | 第37-40页 |
| 4.1.1 伪数字/伪模拟方案 | 第37-38页 |
| 4.1.2 无阈值参考电压带负反馈环路的实现方案 | 第38-39页 |
| 4.1.3 带眼图分离功能的实现方案 | 第39-40页 |
| 4.2 电路设计基础 | 第40-42页 |
| 4.2.1 SiGeBiCMOS工艺简介 | 第40页 |
| 4.2.2 差分对电路 | 第40-41页 |
| 4.2.3 偏置电流密度的选择 | 第41-42页 |
| 4.3 DB信号接收电路设计 | 第42-53页 |
| 4.3.1 接收信号的产生 | 第42-43页 |
| 4.3.2 CTLE设计 | 第43-46页 |
| 4.3.3 电平移位限幅放大级 | 第46-49页 |
| 4.3.4 异或电路 | 第49-50页 |
| 4.3.5 输出缓冲电路 | 第50-51页 |
| 4.3.6 系统前仿真 | 第51-53页 |
| 4.4 本章小结 | 第53-55页 |
| 第5章 基于双二进制信号的高速串行通信接收电路版图设计 | 第55-63页 |
| 5.1 集成电路版图设计基本技术 | 第55-57页 |
| 5.1.1 叉指晶体管 | 第55页 |
| 5.1.2 三极管的版图选取 | 第55-56页 |
| 5.1.3 电源线、地线分布 | 第56页 |
| 5.1.4 匹配与对称性 | 第56页 |
| 5.1.5 寄生电容 | 第56-57页 |
| 5.2 版图设计 | 第57-60页 |
| 5.2.1 版图设计基本流程 | 第57页 |
| 5.2.2 版图设计 | 第57-59页 |
| 5.2.3 系统后仿真 | 第59-60页 |
| 5.3 芯片测试方案 | 第60-61页 |
| 5.4 本章小结 | 第61-63页 |
| 第6章 总结与展望 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-68页 |
| 攻读硕士期间发表的论文 | 第68页 |
