| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-11页 |
| ·近程目标探测雷达简介 | 第7-8页 |
| ·雷达目标模拟器的发展现状 | 第8-9页 |
| ·近程高速目标探测雷达目标模拟器中的关键技术 | 第9页 |
| ·本文研究的内容和结构安排 | 第9-11页 |
| 2 近程高速目标的模拟原理 | 第11-20页 |
| ·雷达高速目标回波模型 | 第11-14页 |
| ·幅度模拟 | 第13页 |
| ·距离模拟 | 第13-14页 |
| ·多普勒频率的模拟 | 第14页 |
| ·高速目标的运动模型 | 第14-16页 |
| ·匀速运动 | 第14页 |
| ·匀加速运动 | 第14-15页 |
| ·特殊弹道目标的运动 | 第15-16页 |
| ·杂波模拟 | 第16-19页 |
| ·Rayleigh分布 | 第16-17页 |
| ·对数正态分布(Log-Normal Distribution) | 第17-18页 |
| ·韦布尔(Weibull)分布 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 3 近程高速目标模拟器的系统设计方案 | 第20-36页 |
| ·目标模拟的算法实现原理 | 第20-23页 |
| ·距离门单元宽度设置 | 第20-21页 |
| ·目标运动速度的计算 | 第21页 |
| ·多普勒信号、延时时间、相位迭代因子的计算 | 第21-23页 |
| ·近程高速目标模拟器的系统设计 | 第23-28页 |
| ·基带数据采样存储模块 | 第24-25页 |
| ·目标信息计算存储模块 | 第25页 |
| ·数据更新迭代模块 | 第25-26页 |
| ·幅度调制和延时模块 | 第26页 |
| ·相位调制模块 | 第26-27页 |
| ·控制/定时模块 | 第27-28页 |
| ·系统的芯片选型及设计 | 第28-35页 |
| ·ADC芯片选型 | 第28-30页 |
| ·AD9430输入信号设计 | 第30-31页 |
| ·Virtex-Ⅱ Pro FPGA及PowerPC405处理器模块介绍 | 第31-33页 |
| ·DAC芯片选型 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 4.探测雷达近程高速目标模拟器的软件设计 | 第36-44页 |
| ·开发工具简介 | 第36-37页 |
| ·开发流程 | 第37-38页 |
| ·硬件结构 | 第38-42页 |
| ·BRAM接口控制器的设计 | 第39-41页 |
| ·BRAM核的设计 | 第41-42页 |
| ·UART Lite核的设计 | 第42页 |
| ·应用软件算法 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 5.探测雷达近程高速目标模拟器的FPGA硬件设计与仿真 | 第44-60页 |
| ·FPGA技术及设计流程 | 第44-46页 |
| ·ISE设计工具简介 | 第46页 |
| ·硬件电路设计与仿真 | 第46-59页 |
| ·信号处理系统硬件模块组成 | 第46-47页 |
| ·数据更新迭代模块 | 第47-49页 |
| ·多普勒/幅度调制和延时模块 | 第49-50页 |
| ·控制/定时模块 | 第50-57页 |
| ·硬件电路总模块 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 6.结束语 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-65页 |
| 附录 | 第65页 |
