| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第13-18页 |
| 1.1 研究背景及意义 | 第13页 |
| 1.2 NAND FLASH中LDPC研究现状 | 第13-16页 |
| 1.2.1 译码研究现状 | 第14-15页 |
| 1.2.2 编码研究现状 | 第15-16页 |
| 1.2.3 应用 | 第16页 |
| 1.3 本文的主要工作 | 第16-17页 |
| 1.4 文章结构安排 | 第17-18页 |
| 第2章 固态硬盘及LPDC简介 | 第18-35页 |
| 2.1 固态硬盘概述 | 第18-19页 |
| 2.2 NAND闪存构造 | 第19-21页 |
| 2.3 SLC和MLC闪存存储信息的读写过程 | 第21页 |
| 2.4 NAND闪存信道的模拟 | 第21-24页 |
| 2.5 LDPC简介 | 第24-34页 |
| 2.5.1 LDPC编码方法简介 | 第25-27页 |
| 2.5.2 LDPC译码方法简介 | 第27页 |
| 2.5.3 LDPC软译码判决算法 | 第27-30页 |
| 2.5.4 LDPC硬译码判决 | 第30-33页 |
| 2.5.5 LDPC硬译码判决的不足 | 第33页 |
| 2.5.6 LDPC混合译码算法 | 第33-34页 |
| 2.6 小结 | 第34-35页 |
| 第3章 一种基于错误区间的面向SLC-NAND的LDPC-BF改进算法研究及实现 | 第35-49页 |
| 3.1 前言 | 第35页 |
| 3.2 算法原理 | 第35-38页 |
| 3.3 具体译码过程 | 第38-41页 |
| 3.4 基于多次读信道模型的错误区间优化 | 第41-44页 |
| 3.5 错误区间电路实现 | 第44-45页 |
| 3.6 实验数据对比 | 第45-48页 |
| 3.7 小结 | 第48-49页 |
| 第4章 一种基于错误区间的面向MLC-SSD的LDPC-BF的改进算法研究及实现 | 第49-63页 |
| 4.1 前言 | 第49-50页 |
| 4.2 算法原理 | 第50-52页 |
| 4.3 具体译码过程 | 第52-55页 |
| 4.4 基于多次读信道模型的错误区间优化 | 第55-57页 |
| 4.5 错误区间电路实现 | 第57-59页 |
| 4.6 实验数据对比 | 第59-61页 |
| 4.7 小结 | 第61-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-69页 |
| 附录 A 攻读学位期间完成的学术论文 | 第69-70页 |
| 附录 B 攻读硕士学位期间获得的专利著作 | 第70-71页 |
| 附录 C 攻读硕士期间参与的项目列表 | 第71-72页 |
| 致谢 | 第72页 |