高性能STT-MRAM的可靠性问题及其电路级优化技术研究
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-23页 |
| 1.1 STT-MRAM研究背景 | 第12-14页 |
| 1.2 STT-MRAM基本原理 | 第14-16页 |
| 1.3 STT-MRAM的可靠性问题研究 | 第16-21页 |
| 1.3.1 STT-MTJ的缺陷 | 第17页 |
| 1.3.2 STT-MRAM电路模型 | 第17-18页 |
| 1.3.3 优化设计 | 第18-19页 |
| 1.3.4 待解决的问题 | 第19-21页 |
| 1.4 论文主要研究工作和内容安排 | 第21-23页 |
| 第二章 研究基础 | 第23-34页 |
| 2.1 STT-MTJ的器件模型 | 第23-26页 |
| 2.1.1 电阻模型 | 第24-25页 |
| 2.1.2 翻转行为模型 | 第25-26页 |
| 2.1.3 模型参数 | 第26页 |
| 2.2 STT-MRAM电路模型 | 第26-31页 |
| 2.2.1 存储阵列 | 第28-29页 |
| 2.2.2 位线译码与驱动电路 | 第29-30页 |
| 2.2.3 敏感放大器组 | 第30-31页 |
| 2.2.4 读写控制电路 | 第31页 |
| 2.3 电路模型验证 | 第31-33页 |
| 2.3.1 读操作验证 | 第31-32页 |
| 2.3.2 写操作验证 | 第32-33页 |
| 2.4 总结 | 第33-34页 |
| 第三章 存储单元的分析和优化 | 第34-51页 |
| 3.1 可靠性问题分析 | 第34-44页 |
| 3.1.1 量化标准 | 第35-36页 |
| 3.1.2 1T-1MTJ型存储单元 | 第36-39页 |
| 3.1.3 2T-1MTJ型存储单元 | 第39-41页 |
| 3.1.4 2T-2MTJ型存储单元 | 第41-44页 |
| 3.2 基于动态阈值技术的存储单元设计 | 第44-47页 |
| 3.2.1 动态阈值技术研究 | 第44-46页 |
| 3.2.2 电路结构设计 | 第46-47页 |
| 3.3 优化效果分析 | 第47-50页 |
| 3.3.1 电路模型配置 | 第47-48页 |
| 3.3.2 功能分析 | 第48-49页 |
| 3.3.3 读操作分析 | 第49页 |
| 3.3.4 写操作分析 | 第49-50页 |
| 3.3.5 保持状态分析 | 第50页 |
| 3.4 总结 | 第50-51页 |
| 第四章 常规敏感放大器PCSA的分析与优化 | 第51-57页 |
| 4.1 可靠性问题分析 | 第51-54页 |
| 4.2 高PVT容忍的敏感放大器设计 | 第54-55页 |
| 4.3 读操作分析 | 第55-57页 |
| 第五章 优化设计验证 | 第57-62页 |
| 5.1 电路模型配置 | 第57页 |
| 5.2 功能验证 | 第57-58页 |
| 5.3 读可靠性优化效果分析 | 第58-60页 |
| 5.4 写可靠性优化效果分析 | 第60-62页 |
| 第六章 总结 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 作者在学期间取得的学术成果 | 第68页 |
