基于RI5CY处理器的智能物联网芯片设计
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第14-21页 |
| 1.1 本课题研究背景及意义 | 第14-16页 |
| 1.2 国内外研究现状 | 第16-20页 |
| 1.2.1 物联网芯片研究现状 | 第16-18页 |
| 1.2.2 智能识别研究现状 | 第18-20页 |
| 1.3 论文研究内容及章节安排 | 第20-21页 |
| 第2章 智能物联网芯片系统设计 | 第21-48页 |
| 2.1 芯片系统架构设计 | 第21-22页 |
| 2.2 芯片系统核设计 | 第22-29页 |
| 2.2.1 RISC-V指令集 | 第22-24页 |
| 2.2.2 RI5CY系统核实现 | 第24-29页 |
| 2.3 芯片系统总线设计 | 第29-45页 |
| 2.3.1 AXI总线 | 第30-38页 |
| 2.3.2 AHB总线 | 第38-42页 |
| 2.3.3 APB总线 | 第42-45页 |
| 2.4 芯片系统外设设计 | 第45-47页 |
| 2.5 小结 | 第47-48页 |
| 第3章 ANN硬件加速器设计 | 第48-66页 |
| 3.1 人工神经网络 | 第48-52页 |
| 3.1.1 神经元模型 | 第48-50页 |
| 3.1.2 感知机与多层网络 | 第50-52页 |
| 3.2 ANN硬件加速器设计 | 第52-63页 |
| 3.2.1 控制单元设计 | 第52-54页 |
| 3.2.2 运算单元链设计 | 第54-59页 |
| 3.2.3 激活函数单元设计 | 第59-61页 |
| 3.2.4 ANN模块端口设计 | 第61-63页 |
| 3.3 ANN加速器接口设计 | 第63-64页 |
| 3.4 小结 | 第64-66页 |
| 第4章 实验及结果分析 | 第66-83页 |
| 4.1 系统验证方法及验证平台搭建 | 第66-71页 |
| 4.1.1 系统验证方法 | 第66-67页 |
| 4.1.2 系统验证平台搭建 | 第67-71页 |
| 4.2 ANN字符识别测试 | 第71-78页 |
| 4.2.1 图像预处理 | 第71-72页 |
| 4.2.2 ANN网络训练 | 第72-74页 |
| 4.2.3 ANN硬件数据生成 | 第74-75页 |
| 4.2.4 ANN字符识别 | 第75-77页 |
| 4.2.5 ANN性能分析 | 第77-78页 |
| 4.3 系统性能分析 | 第78-82页 |
| 4.3.1 处理器性能评估 | 第79页 |
| 4.3.2 系统资源使用情况分析 | 第79-81页 |
| 4.3.3 系统能耗评估 | 第81-82页 |
| 4.4 小结 | 第82-83页 |
| 第5章 总结与展望 | 第83-85页 |
| 5.1 总结 | 第83页 |
| 5.2 展望 | 第83-85页 |
| 参考文献 | 第85-89页 |
| 致谢 | 第89-90页 |
| 附录A 攻读学位期间申请的软件著作权 | 第90页 |
