低杂散DDS的FPGA设计研究
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究工作的背景与意义 | 第10-11页 |
| 1.2 国内外研究历史与现状 | 第11-13页 |
| 1.3 本文的主要贡献与创新 | 第13页 |
| 1.4 本论文的结构安排 | 第13-15页 |
| 第二章 DDS的原理及杂散分析 | 第15-27页 |
| 2.1 DDS的原理 | 第15-17页 |
| 2.1.1 相位累加器 | 第15-16页 |
| 2.1.2 相幅转换器 | 第16页 |
| 2.1.3 数模转换器 | 第16页 |
| 2.1.4 低通滤波器 | 第16-17页 |
| 2.2 理想DDS的输出频谱 | 第17-19页 |
| 2.3 DDS的误差分析 | 第19-26页 |
| 2.3.1 相位截断的误差分析 | 第19-23页 |
| 2.3.2 幅度量化的误差分析 | 第23-26页 |
| 2.3.3 DAC非理想性的误差 | 第26页 |
| 2.4 本章小结 | 第26-27页 |
| 第三章 DDS杂散抑制方案的研究 | 第27-50页 |
| 3.1 引言 | 第27页 |
| 3.2 传统的杂散抑制方案 | 第27-33页 |
| 3.2.1 相位抖动注入法 | 第27-28页 |
| 3.2.2 ROM表压缩 | 第28-31页 |
| 3.2.2.1 利用波形对称性 | 第29页 |
| 3.2.2.2 正弦幅度相位差法 | 第29-30页 |
| 3.2.2.3 角度分解算法 | 第30页 |
| 3.2.2.4 Sunderland算法 | 第30-31页 |
| 3.2.3 角度旋转算法 | 第31-33页 |
| 3.3 多项式插值算法 | 第33-34页 |
| 3.4 无相位截断的DDS结构 | 第34-37页 |
| 3.5 角度分解算法的改进 | 第37-41页 |
| 3.5.1 Symons结构 | 第37页 |
| 3.5.2 Cardarilli结构 | 第37-39页 |
| 3.5.3 ROM表的优化 | 第39-41页 |
| 3.6 泰勒级数修正方案 | 第41-49页 |
| 3.6.1 泰勒级数线性插值 | 第41-42页 |
| 3.6.2 基于泰勒级数的修正方案 | 第42-44页 |
| 3.6.3 算法仿真与分析 | 第44-49页 |
| 3.7 本章小结 | 第49-50页 |
| 第四章 DDS的FPGA实现与验证 | 第50-61页 |
| 4.1 设计环境与仿真工具简介 | 第50-51页 |
| 4.2 整体设计方案 | 第51页 |
| 4.3 DDS各模块的设计 | 第51-56页 |
| 4.3.1 相位累加器的设计 | 第51-52页 |
| 4.3.2 相幅转换模块的设计 | 第52-55页 |
| 4.3.2.1 ROM表的设计 | 第53-54页 |
| 4.3.2.2 三角函数计算模块 | 第54-55页 |
| 4.3.3 泰勒级数修正模块的设计 | 第55-56页 |
| 4.4 综合结果与时序仿真 | 第56-58页 |
| 4.5 频谱分析 | 第58-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 5.1 全文总结 | 第61-62页 |
| 5.2 后续工作展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-69页 |
| 攻读硕士学位期间取得的成果 | 第69页 |
