宽带示波器高速串行总线解码与分析软件设计
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 论文研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文内容与结构 | 第13-17页 |
| 1.3.1 功能指标要求及分析 | 第13-15页 |
| 1.3.2 主要研究内容 | 第15页 |
| 1.3.3 论文结构 | 第15-17页 |
| 第二章 系统方案总体设计 | 第17-23页 |
| 2.1 硬件系统概述 | 第17-18页 |
| 2.2 软件系统概述 | 第18-20页 |
| 2.3 协议解码软件方案设计 | 第20-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 协议解码模块软件结构设计 | 第23-33页 |
| 3.1 协议解析软件总体结构设计与实现 | 第23-26页 |
| 3.2 协议解码分析结构设计 | 第26-28页 |
| 3.2.1 协议解码类结构分析 | 第26-28页 |
| 3.2.2 解码结果存储方式 | 第28页 |
| 3.3 协议解码结果显示结构设计 | 第28-32页 |
| 3.3.1 协议解码显示类结构分析 | 第29-30页 |
| 3.3.2 协议解码结果标签设计 | 第30-31页 |
| 3.3.3 协议解码结果事件列表设计 | 第31-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第四章 JTAG协议解码分析设计 | 第33-44页 |
| 4.1 JTAG协议解码需求分析及解码依据 | 第33-37页 |
| 4.1.1 JTAG协议状态转换分析 | 第33-35页 |
| 4.1.2 JTAG协议解码流程设计 | 第35-37页 |
| 4.2 协议数据预处理 | 第37-42页 |
| 4.2.1 逻辑数据构造 | 第37-39页 |
| 4.2.2 每位数据电平判定算法 | 第39-42页 |
| 4.3 JTAG协议解码结果存储 | 第42页 |
| 4.4 JTAG协议仿真数据设计 | 第42-43页 |
| 4.5 本章小结 | 第43-44页 |
| 第五章 SATA协议解码分析设计 | 第44-60页 |
| 5.1 SATA协议解码需求分析及解码依据 | 第44-48页 |
| 5.1.1 SATA协议编码原理 | 第44-46页 |
| 5.1.2 SATA协议编码方式及帧格式 | 第46-47页 |
| 5.1.3 SATA协议解码流程设计 | 第47-48页 |
| 5.2 SATA解码算法设计 | 第48-58页 |
| 5.2.1 帧起始匹配算法设计 | 第48-53页 |
| 5.2.2 8B/10B解码算法设计 | 第53-58页 |
| 5.3 SATA协议解码结果存储方式 | 第58页 |
| 5.4 SATA协议仿真数据设计 | 第58-59页 |
| 5.5 本章小结 | 第59-60页 |
| 第六章 PCIe协议解码分析设计 | 第60-73页 |
| 6.1 PCIe协议解码需求分析及解码依据 | 第60-65页 |
| 6.1.1 PCIe协议编码原理 | 第60-61页 |
| 6.1.2 PCIe协议编码方式及帧格式 | 第61-63页 |
| 6.1.3 PCIe协议解码流程设计 | 第63-65页 |
| 6.2 PCIe解码算法设计 | 第65-71页 |
| 6.2.1 数据解扰算法设计 | 第66-67页 |
| 6.2.2 CRC校验算法设计 | 第67-71页 |
| 6.3 PCIe协议解码存储方式 | 第71页 |
| 6.4 PCIe协议仿真数据设计 | 第71页 |
| 6.5 本章小结 | 第71-73页 |
| 第七章 功能测试与验证 | 第73-84页 |
| 7.1 JTAG协议解码分析功能验证 | 第73-76页 |
| 7.2 SATA协议解码分析功能验证 | 第76-80页 |
| 7.3 PCIe协议解码分析功能验证 | 第80-83页 |
| 7.4 本章小结 | 第83-84页 |
| 第八章 结论与展望 | 第84-86页 |
| 8.1 全文总结 | 第84页 |
| 8.2 后续工作展望 | 第84-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 攻读硕士学位期间取得的成果 | 第89页 |
