| 中文摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第7-12页 |
| 1.1 引言 | 第7-9页 |
| 1.2 可配置可扩展处理器的研究现状 | 第9-10页 |
| 1.3 本文主要研究工作 | 第10页 |
| 1.4 论文结构 | 第10-12页 |
| 第二章 背景和相关工作 | 第12-20页 |
| 2.1 引言 | 第12页 |
| 2.2 指令级并行 | 第12-13页 |
| 2.2.1 超长指令字技术 | 第12-13页 |
| 2.2.2 指令调度 | 第13页 |
| 2.3 传输触发体系结构 | 第13-15页 |
| 2.4 基于TTA 的相关研究 | 第15-16页 |
| 2.4.1 MOVE framework | 第15页 |
| 2.4.2 TCE | 第15-16页 |
| 2.5 T*CORE 处理器 | 第16-19页 |
| 2.5.1 T*CORE 处理器架构 | 第16-17页 |
| 2.5.2 T*CORE 处理器的指令格式 | 第17-18页 |
| 2.5.3 T*CORE 处理器的流水线结构 | 第18-19页 |
| 2.6 本章小结 | 第19-20页 |
| 第三章 面向TTA 架构的软硬件协同设计方法学的研究 | 第20-25页 |
| 3.1 引言 | 第20页 |
| 3.2 系统描述 | 第20-22页 |
| 3.2.1 硬件描述语言及其局限性 | 第21页 |
| 3.2.2 体系结构描述语言及其局限性 | 第21页 |
| 3.2.3 基于TTA 的处理器架构描述 | 第21-22页 |
| 3.3 系统设计 | 第22-23页 |
| 3.4 仿真与验证 | 第23页 |
| 3.5 系统综合 | 第23-24页 |
| 3.6 本章小结 | 第24-25页 |
| 第四章 T*CORE 处理器集成开发环境的设计 | 第25-37页 |
| 4.1 引言 | 第25-26页 |
| 4.2 开发环境的功能划分 | 第26-28页 |
| 4.2.1 系统设计阶段 | 第26-28页 |
| 4.2.2 仿真分析阶段 | 第28页 |
| 4.3 开发环境的设计与实现 | 第28-35页 |
| 4.3.1 总体设计 | 第28-29页 |
| 4.3.2 图形化架构编辑环境 | 第29-30页 |
| 4.3.3 自定义功能单元设计 | 第30-31页 |
| 4.3.4 架构信息存储模块 | 第31-34页 |
| 4.3.5 T*CORE 解析器的设计 | 第34-35页 |
| 4.4 本章小结 | 第35-37页 |
| 第五章 指令集仿真器建模及其快速生成方法 | 第37-50页 |
| 5.1 引言 | 第37页 |
| 5.2 指令集仿真器模型框架 | 第37-39页 |
| 5.3 处理器状态模型 | 第39页 |
| 5.4 指令集仿真器的自动建模方法 | 第39-44页 |
| 5.4.1 指令集仿真器的构造流程 | 第39-40页 |
| 5.4.2 可重构的指令集仿真器的框架结构 | 第40-41页 |
| 5.4.3 指令集仿真器的核心程序 | 第41-42页 |
| 5.4.4 性能统计信息 | 第42-44页 |
| 5.5 实验验证与分析 | 第44-49页 |
| 5.5.1 成本节约分析 | 第44-45页 |
| 5.5.2 功能验证与性能评估 | 第45-49页 |
| 5.6 本章小结 | 第49-50页 |
| 第六章 总结与展望 | 第50-52页 |
| 6.1 本文工作总结 | 第50页 |
| 6.2 未来工作展望 | 第50-52页 |
| 参考文献 | 第52-55页 |
| 发表论文和科研情况说明 | 第55-56页 |
| 致谢 | 第56页 |