基于混合扩频的猝发通信系统基带单元设计与FPGA实现
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 研究背景及意义 | 第7-8页 |
| 1.2 国内外相关技术研究和发展现状 | 第8-9页 |
| 1.3 本文的主要工作及内容安排 | 第9-11页 |
| 第二章 关键技术介绍 | 第11-25页 |
| 2.1 扩频技术理论基础 | 第11-12页 |
| 2.2 M元扩频 | 第12-14页 |
| 2.2.1 直接序列扩频概述 | 第12-13页 |
| 2.2.2 M元扩频与解扩原理 | 第13-14页 |
| 2.3 跳频 | 第14-16页 |
| 2.3.1 跳频系统概述 | 第14-15页 |
| 2.3.2 跳频与解跳频原理 | 第15-16页 |
| 2.4 m序列 | 第16-18页 |
| 2.4.1 m序列概述 | 第16-18页 |
| 2.4.2 m序列产生原理 | 第18页 |
| 2.5 LDPC编译码 | 第18-21页 |
| 2.5.1 LDPC编码概述 | 第18-20页 |
| 2.5.2 LDPC码构造方法 | 第20-21页 |
| 2.5.3 LDPC编译码原理 | 第21页 |
| 2.6 基于PMF-FFT的同步捕获 | 第21-24页 |
| 2.6.1 基于PMF-FFT的同步捕获概述 | 第21-22页 |
| 2.6.2 基于PMF-FFT的同步捕获原理 | 第22-24页 |
| 2.7 本章小结 | 第24-25页 |
| 第三章 系统方案设计与实现 | 第25-53页 |
| 3.1 系统方案设计结构 | 第25-27页 |
| 3.2 发射端模块实现与仿真结果分析 | 第27-36页 |
| 3.2.1 同步序列模块 | 第27-28页 |
| 3.2.2 LDPC编码模块 | 第28-30页 |
| 3.2.3 M元扩频模块 | 第30-31页 |
| 3.2.4 波形成形模块 | 第31-33页 |
| 3.2.5 跳频模块 | 第33-36页 |
| 3.3 接收端模块实现与仿真结果分析 | 第36-50页 |
| 3.3.1 同步捕获模块 | 第36-41页 |
| 3.3.2 解跳频模块 | 第41-42页 |
| 3.3.3 匹配滤波模块 | 第42-43页 |
| 3.3.4 锁相环模块 | 第43-47页 |
| 3.3.5 LDPC译码模块 | 第47-50页 |
| 3.4 系统性能分析 | 第50-51页 |
| 3.5 本章小结 | 第51-53页 |
| 第四章 通信基带单元FPGA设计 | 第53-75页 |
| 4.1 FPGA概述 | 第53-54页 |
| 4.2 发射端FPGA实现 | 第54-62页 |
| 4.2.1 LDPC编码模块 | 第54-56页 |
| 4.2.2 扩频模块 | 第56-58页 |
| 4.2.3 平方根升余弦成形模块 | 第58-59页 |
| 4.2.4 跳频模块 | 第59-62页 |
| 4.3 接收端FPGA实现 | 第62-74页 |
| 4.3.1 同步捕获模块 | 第62-66页 |
| 4.3.2 解跳频模块 | 第66-68页 |
| 4.3.3 频偏纠正模块 | 第68-69页 |
| 4.3.4 锁相环模块 | 第69-70页 |
| 4.3.5 LDPC译码模块 | 第70-74页 |
| 4.4 本章小结 | 第74-75页 |
| 结束语 | 第75-77页 |
| 致谢 | 第77-79页 |
| 参考文献 | 第79-82页 |
