嵌入式处理器的微体系结构优化
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 目录 | 第8-10页 |
| 图表索引 | 第10-12页 |
| 第一章 绪论 | 第12-24页 |
| 1.1 课题背景 | 第12-13页 |
| 1.2 研究现状 | 第13-18页 |
| 1.2.1 数据预取 | 第13-15页 |
| 1.2.2 嵌入式浮点单元 | 第15-18页 |
| 1.3 硬件模拟器 | 第18-20页 |
| 1.4 处理器Gemini | 第20-21页 |
| 1.5 本文主要工作及内容安排 | 第21-24页 |
| 第二章 嵌入式处理器流预取引擎设计 | 第24-48页 |
| 2.1 嵌入式处理器流预取设计要点 | 第24-26页 |
| 2.1.1 流预取设计概述 | 第24-26页 |
| 2.1.2 嵌入式处理器对流预取的要求 | 第26页 |
| 2.2 流预取引擎微结构设计 | 第26-34页 |
| 2.2.1 历史表 | 第27-29页 |
| 2.2.2 流信息表 | 第29-30页 |
| 2.2.3 预取的发起过程 | 第30-32页 |
| 2.2.4 预取数据重填控制 | 第32-33页 |
| 2.2.5 预取数据cache替换策略 | 第33-34页 |
| 2.3 实验方法 | 第34-38页 |
| 2.3.1 实验环境 | 第34-35页 |
| 2.3.2 性能计数器 | 第35-38页 |
| 2.4 实验结果 | 第38-45页 |
| 2.4.1 性能分析 | 第38-43页 |
| 2.4.2 硬件开销 | 第43-44页 |
| 2.4.3 功耗分析 | 第44-45页 |
| 2.5 相关工作 | 第45-46页 |
| 2.6 本章小结 | 第46-48页 |
| 第三章 自适应多模式预取系统设计 | 第48-74页 |
| 3.1 多模式预取系统概述 | 第48-51页 |
| 3.1.1 链式结构预取面临的问题 | 第49-50页 |
| 3.1.2 多预取引擎的协同管理 | 第50-51页 |
| 3.2 指针预取引擎微结构设计 | 第51-57页 |
| 3.2.1 地址预测 | 第52-53页 |
| 3.2.2 基于地址偏移的过滤机制 | 第53-57页 |
| 3.3 多预取引擎管理方法选择 | 第57-59页 |
| 3.4 多模式预取系统管理方法 | 第59-63页 |
| 3.4.1 软硬件支持 | 第59-61页 |
| 3.4.2 切换判决算法 | 第61-63页 |
| 3.5 实验环境与方法 | 第63-64页 |
| 3.6 实验结果 | 第64-71页 |
| 3.6.1 FCDP与CDP对比 | 第64-66页 |
| 3.6.2 多模式预取系统性能分析 | 第66-69页 |
| 3.6.3 面积开销 | 第69-70页 |
| 3.6.4 功耗开销 | 第70-71页 |
| 3.7 相关工作 | 第71-72页 |
| 3.7.1 链式结构预取 | 第71页 |
| 3.7.2 多预取引擎系统 | 第71-72页 |
| 3.8 本章小结 | 第72-74页 |
| 第四章 浮点单元设计 | 第74-92页 |
| 4.1 背景 | 第74-76页 |
| 4.2 浮点单元设计动机 | 第76-77页 |
| 4.3 浮点单元设计方法 | 第77-78页 |
| 4.4 Gemini整型流水线结构 | 第78页 |
| 4.5 浮点单元微结构设计 | 第78-86页 |
| 4.5.1 浮点单元总体设计 | 第78-79页 |
| 4.5.2 浮点单元流水线划分 | 第79-81页 |
| 4.5.3 浮点单元流水线控制 | 第81-82页 |
| 4.5.4 旁路单元 | 第82-84页 |
| 4.5.5 分支跳转单元 | 第84-85页 |
| 4.5.6 异常处理 | 第85-86页 |
| 4.6 实验环境与方法 | 第86-88页 |
| 4.7 实验结果 | 第88-91页 |
| 4.7.1 浮点单元性能 | 第88-90页 |
| 4.7.2 面积、功耗与时延 | 第90-91页 |
| 4.8 本章小结 | 第91-92页 |
| 总结 | 第92-94页 |
| 参考文献 | 第94-98页 |
| 作者在学期间取得的科研成果 | 第98页 |
| 作者在学期间参与的科研工作 | 第98页 |
