| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 课题的研究背景 | 第12-13页 |
| 1.2 SRAM研究现状与发展前景 | 第13-14页 |
| 1.3 课题研究的主要内容 | 第14-15页 |
| 1.4 本文的组织与结构 | 第15-16页 |
| 第二章 高性能低功耗SRAM的设计实现方法 | 第16-29页 |
| 2.1 高性能低功耗的工艺设计现状 | 第16-20页 |
| 2.1.1 低K介质和互连材料Cu的应用 | 第16-18页 |
| 2.1.2 高K介质的应用 | 第18页 |
| 2.1.3 Fin-FET工艺 | 第18-20页 |
| 2.2 高性能低功耗SRAM技术设计现状 | 第20-28页 |
| 2.2.1 字线脉冲技术的应用 | 第20-21页 |
| 2.2.2 多阈值电压技术 | 第21页 |
| 2.2.3 偏斜电路技术 | 第21-22页 |
| 2.2.4 新型存储单元 | 第22-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 TBP单端敏感放大电路 | 第29-39页 |
| 3.1 单端敏感放大电路 | 第29-34页 |
| 3.1.1 多米诺全摆幅敏感放大电路 | 第29-30页 |
| 3.1.2 伪差分敏感放大电路 | 第30-31页 |
| 3.1.3 耦合电容敏感放大电路 | 第31-34页 |
| 3.2 TBP结构的新型敏感放大电路 | 第34-38页 |
| 3.2.1 TBP敏感放大电路结构 | 第34页 |
| 3.2.2 TBP敏感放大电路工作原理 | 第34-36页 |
| 3.2.3 TBP敏感放大电路的性能对比 | 第36-38页 |
| 3.3 本章小结 | 第38-39页 |
| 第四章 基于TBP单端敏感放大电路SRAM的设计与实现 | 第39-60页 |
| 4.1 SRAM总体结构的设计 | 第39-40页 |
| 4.2 SRAM关键模块的设计 | 第40-56页 |
| 4.2.1 时钟模块的设计 | 第41-42页 |
| 4.2.2 地址数据锁存模块的设计 | 第42-43页 |
| 4.2.3 译码模块的设计 | 第43-52页 |
| 4.2.4 写操作数据通路 | 第52-53页 |
| 4.2.5 读操作数据通路 | 第53-55页 |
| 4.2.6 输出锁存模块的设计 | 第55-56页 |
| 4.3 SRAM电路功能模拟仿真与性能对比 | 第56-58页 |
| 4.4 本章小结 | 第58-60页 |
| 第五章 基于单端敏感放大电路SRAM的版图设计与实现 | 第60-67页 |
| 5.1 基于单端敏放的SRAM版图的整体布局规划 | 第60-61页 |
| 5.2 电源地规划 | 第61-62页 |
| 5.3 模块版图结构 | 第62-63页 |
| 5.4 版图级优化 | 第63-65页 |
| 5.5 基于单端敏感放大器的SRAM后仿功耗与性能对比 | 第65-66页 |
| 5.6 本章小结 | 第66-67页 |
| 结束语 | 第67-69页 |
| 6.1 全文工作总结 | 第67页 |
| 6.2 工作展望 | 第67-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 作者在学期间取得的学术成果 | 第74页 |
