| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 论文研究背景及意义 | 第10-11页 |
| 1.2 声纳图像处理技术概述 | 第11页 |
| 1.3 DSP器件发展概述 | 第11-12页 |
| 1.4 DSP在图像处理领域的应用 | 第12-13页 |
| 1.5 论文主要工作 | 第13-14页 |
| 第2章 声纳图像处理算法研究 | 第14-32页 |
| 2.1 声纳图像去噪方法 | 第14-16页 |
| 2.2 声纳图像分割方法 | 第16-18页 |
| 2.2.1 基于迭代法阈值分割 | 第16-17页 |
| 2.2.2 最大类间方差法阈值分割 | 第17页 |
| 2.2.3 图像分割算法分析 | 第17-18页 |
| 2.3 声纳图像形态学处理 | 第18-20页 |
| 2.3.1 膨胀算法实现 | 第19页 |
| 2.3.2 腐蚀算法实现 | 第19页 |
| 2.3.3 形态学处理效果分析 | 第19-20页 |
| 2.4 联通区域标记 | 第20-22页 |
| 2.5 声纳图像特征提取 | 第22-25页 |
| 2.5.1 基于灰度共生矩阵的纹理特征提取 | 第22-23页 |
| 2.5.2 基于区域不变矩的形状特征提取 | 第23-25页 |
| 2.6 声纳图像特征提取效果分析 | 第25-31页 |
| 2.6.1 纹理特征效果分析 | 第25-28页 |
| 2.6.2 形状特征效果分析 | 第28-31页 |
| 2.7 本章小结 | 第31-32页 |
| 第3章 基于双核DSP的图像处理硬件平台实现 | 第32-50页 |
| 3.1 DSP芯片特性与系统总体设计 | 第32-35页 |
| 3.1.1 DSP芯片简介 | 第32-33页 |
| 3.1.2 系统总体设计 | 第33-35页 |
| 3.2 电源模块设计 | 第35-38页 |
| 3.2.1 DSP芯片电源设计 | 第35-38页 |
| 3.2.2 外围芯片电源设计 | 第38页 |
| 3.3 时钟模块设计 | 第38-39页 |
| 3.4 外围接口模块设计 | 第39-43页 |
| 3.4.1 下载调试接口设计 | 第39-40页 |
| 3.4.2 存储器接口设计 | 第40-41页 |
| 3.4.3 HSMC接口设计 | 第41-43页 |
| 3.4.4 以太网接口设计 | 第43页 |
| 3.5 系统硬件调试与验证 | 第43-49页 |
| 3.5.1 电源模块调试 | 第43-45页 |
| 3.5.2 时钟模块调试 | 第45-46页 |
| 3.5.3 存储器性能测试 | 第46-47页 |
| 3.5.4 uPP通信接口测试 | 第47-49页 |
| 3.6 本章小结 | 第49-50页 |
| 第4章 声纳图像处理算法的双核DSP实现 | 第50-66页 |
| 4.1 多核DSP软件开发基础 | 第50-52页 |
| 4.1.1 集成开发环境CCS及多核软件开发套件MCSDK | 第50-51页 |
| 4.1.2 多核DSP软件开发方法 | 第51-52页 |
| 4.2 多核DSP核间通信机制 | 第52-54页 |
| 4.2.1 多核DSP内核间数据搬移 | 第52-53页 |
| 4.2.2 多核DSP内核间同步 | 第53-54页 |
| 4.3 单核串行算法的DSP实现与优化 | 第54-60页 |
| 4.4 并行图像处理算法的双核DSP实现 | 第60-63页 |
| 4.4.1 并行程序处理方案及性能评价 | 第60-61页 |
| 4.4.2 并行算法的设计与分析 | 第61-63页 |
| 4.5 本章小结 | 第63-66页 |
| 结论 | 第66-68页 |
| 参考文献 | 第68-71页 |
| 致谢 | 第71-72页 |
| 附录 | 第72页 |