| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 符号说明与缩略语表 | 第17-24页 |
| 第一章 绪论 | 第24-31页 |
| 1.1 研究背景与研究意义 | 第24-25页 |
| 1.2 高性能模数转换器技术发展历史、现状与主要设计难点 | 第25-29页 |
| 1.3 论文的组织结构 | 第29-31页 |
| 第二章 模数转换器设计技术综述 | 第31-45页 |
| 2.1 引言 | 第31页 |
| 2.2 ADC的功能模型 | 第31-32页 |
| 2.3 ADC的主要性能指标 | 第32-36页 |
| 2.3.1 静态指标 | 第33-34页 |
| 2.3.2 动态指标 | 第34-36页 |
| 2.4 ADC的电路实现方式及其比较 | 第36-41页 |
| 2.5 无线通信系统中模数转换器的设计考量 | 第41-44页 |
| 2.6 本章小结 | 第44-45页 |
| 第三章 流水线型ADC系统架构研究 | 第45-74页 |
| 3.1 引言 | 第45页 |
| 3.2 流水线整体架构 | 第45-49页 |
| 3.2.1 流水线数学模型 | 第45-48页 |
| 3.2.3 流水线级的输入/输出曲线与冗余位校准 | 第48-49页 |
| 3.3 基于开关电容的流水线级 | 第49-53页 |
| 3.3.1 流水线级的电路实现 | 第49-51页 |
| 3.3.2 热噪声分析 | 第51-53页 |
| 3.4 SHA-less结构与一种新的低功耗架构改进 | 第53-59页 |
| 3.4.1 传统采样保持级(SHA)的作用 | 第53-54页 |
| 3.4.2 无采样保持级（SHA-less）结构的优势与代价 | 第54-57页 |
| 3.4.3 无采样保持级结构下的特殊设计与使用双基准电压的架构改进 | 第57-59页 |
| 3.5 精度, 功耗与噪声贡献的分配与一种改进的优化策略 | 第59-65页 |
| 3.5.1 流水线型ADC中的噪声贡献分布 | 第59页 |
| 3.5.2 低噪声、低功耗ADC的系统优化策略 | 第59-65页 |
| 3.6 时序控制 | 第65-69页 |
| 3.6.1 双相非交叠时钟与经典流水线工作时序 | 第65-67页 |
| 3.6.2 SHA-less结构中的多相时钟设计 | 第67-69页 |
| 3.7 流水线型ADC中的主要误差源 | 第69-73页 |
| 3.7.1 采样误差 | 第69-72页 |
| 3.7.2 量化误差 | 第72-73页 |
| 3.8 本章小结 | 第73-74页 |
| 第四章 关键模拟电路的设计方法研究 | 第74-93页 |
| 4.1 引言 | 第74页 |
| 4.2 宽带高线性度采样电路设计 | 第74-78页 |
| 4.2.1 采样电路的性能指标 | 第74-75页 |
| 4.2.2 栅压自举输入开关 | 第75-76页 |
| 4.2.3 下极板采样技术及采样网络改进 | 第76-78页 |
| 4.3 高性能运算放大器的低功耗设计 | 第78-84页 |
| 4.3.1 增益、带宽与摆幅要求 | 第79-80页 |
| 4.3.2 运算放大器结构选择与创新的功耗优化方法 | 第80-84页 |
| 4.4 高速Flash ADC设计 | 第84-87页 |
| 4.4.1 不同流水线级中的Flash ADC单元结构 | 第84-85页 |
| 4.4.2 比较器结构选择与电路设计 | 第85-87页 |
| 4.5 集成电压基准电路设计 | 第87-90页 |
| 4.5.1 共模电平Vcm，MDAC中的高速电压驱动级 | 第87-89页 |
| 4.5.2 Flash ADC中阈值电压的产生 | 第89-90页 |
| 4.6 低抖动时钟电路设计 | 第90-92页 |
| 4.6.1 时钟信号的低噪声接收与整形 | 第90-91页 |
| 4.6.2 多相时钟产生电路 | 第91-92页 |
| 4.7 本章小结 | 第92-93页 |
| 第五章 流水线型ADC中的数字校准算法研究 | 第93-122页 |
| 5.1 引言 | 第93页 |
| 5.2 可校准的误差源类型 | 第93-94页 |
| 5.3 线性误差的校准方法 | 第94-103页 |
| 5.3.1 差分MDAC的数学模型与基本校准思路 | 第94-98页 |
| 5.3.2 数字前台校准方法 | 第98-101页 |
| 5.3.3 数字后台校准方法 | 第101-103页 |
| 5.4 非线性误差校准算法研究 | 第103-120页 |
| 5.4.1 先进工艺下的ADC设计趋势与难点 | 第103页 |
| 5.4.2 非线性误差校准技术概述 | 第103-107页 |
| 5.4.3 一种新的基于余量衰减技术的非线性误差校准方法 | 第107-115页 |
| 5.4.4 一种新的基于输入抖动技术的非线性误差校准方法 | 第115-120页 |
| 5.5 本章小结 | 第120-122页 |
| 第六章 16 bit 100 MSPS流水线型ADC芯片的实现与测试 | 第122-141页 |
| 6.1 引言 | 第122页 |
| 6.2 系统架构设计 | 第122-123页 |
| 6.3 版图规划 | 第123-126页 |
| 6.4 芯片测试 | 第126-140页 |
| 6.4.1 测试环境 | 第126-129页 |
| 6.4.2 静态性能测试结果 | 第129-130页 |
| 6.4.3 动态性能测试结果 | 第130-136页 |
| 6.4.4 其他项目测试结果 | 第136-137页 |
| 6.4.5 测试结果总结 | 第137-140页 |
| 6.5 本章小结 | 第140-141页 |
| 第七章 总结与展望 | 第141-143页 |
| 参考文献 | 第143-152页 |
| 致谢 | 第152-153页 |
| 攻读博士学位期间已发表或录用的论文 | 第153-154页 |
| 攻读博士学位期间参与的科研项目 | 第154页 |
