铁电薄膜电滞回线测量系统设计
中文摘要 | 第3-4页 |
英文摘要 | 第4-5页 |
1 绪论 | 第9-17页 |
1.1 研究背景及意义 | 第9-10页 |
1.2 电滞回线测试系统研究现状 | 第10-12页 |
1.2.1 国外研究现状 | 第10-11页 |
1.2.2 国内研究现状 | 第11-12页 |
1.3 电滞回线测量方法 | 第12-14页 |
1.3.1 冲击检流计法 | 第12-13页 |
1.3.2 Sawyer-Tower电路法 | 第13-14页 |
1.4 论文研究内容 | 第14-15页 |
1.5 本章小结 | 第15-17页 |
2 电滞回线测量系统的总体设计 | 第17-25页 |
2.1 系统测量原理 | 第17-18页 |
2.2 系统总体结构 | 第18-20页 |
2.2.1 系统硬件工作原理 | 第18-19页 |
2.2.2 系统软件工作原理 | 第19-20页 |
2.3 电滞回线补偿原理 | 第20-23页 |
2.4 本章小结 | 第23-25页 |
3 电滞回线测量系统的硬件电路设计 | 第25-35页 |
3.1 电滞回线测量电路 | 第25-26页 |
3.1.1 电荷放大电路 | 第25-26页 |
3.1.2 信号调理电路 | 第26页 |
3.2 激励信号发生电路 | 第26-28页 |
3.2.1 D/A转换电路 | 第27页 |
3.2.2 高压运算放大电路 | 第27-28页 |
3.3 数据采集电路 | 第28-31页 |
3.3.1 AD7862介绍 | 第28-29页 |
3.3.2 A/D转换及电平转换电路 | 第29-31页 |
3.4 串口通信电路 | 第31页 |
3.5 电源电路 | 第31-34页 |
3.5.1 正负 45V电源 | 第32-33页 |
3.5.2 正负 15V电源 | 第33页 |
3.5.3 正 5V电源 | 第33-34页 |
3.6 FPGA核心板 | 第34页 |
3.7 本章小结 | 第34-35页 |
4 基于FPGA的时序逻辑设计 | 第35-47页 |
4.1 时序逻辑的总体设计 | 第35页 |
4.2 DDS正弦信号发生器 | 第35-38页 |
4.2.1 DDS原理 | 第35-36页 |
4.2.2 基于FPGA的DDS设计 | 第36-37页 |
4.2.3 DDS模块的仿真 | 第37-38页 |
4.3 A/D驱动模块 | 第38-39页 |
4.3.1 基于FPGA的A/D驱动模块设计 | 第38-39页 |
4.3.2 A/D驱动模块的仿真 | 第39页 |
4.4 FIFO模块 | 第39-41页 |
4.4.1 基于FPGA的FIFO模块设计 | 第39-41页 |
4.4.2 FIFO模块的仿真 | 第41页 |
4.5 串口通信模块 | 第41-45页 |
4.5.1 串口通信基本原理 | 第41-42页 |
4.5.2 基于FPGA的串口通信模块设计 | 第42-44页 |
4.5.3 串口通信模块的仿真 | 第44-45页 |
4.6 顶层原理图设计 | 第45-46页 |
4.7 本章小结 | 第46-47页 |
5 电滞回线测量系统的软件设计 | 第47-57页 |
5.1 LabVIEW简介 | 第47页 |
5.2 前面板设计 | 第47-50页 |
5.2.1 设定参数界面 | 第47-48页 |
5.2.2 数据采集界面 | 第48-49页 |
5.2.3 结果显示界面 | 第49-50页 |
5.3 程序框图设计 | 第50-56页 |
5.3.1 串口通信程序 | 第50-52页 |
5.3.2 数据处理程序 | 第52-54页 |
5.3.3 电滞回线补偿程序 | 第54-56页 |
5.4 本章小结 | 第56-57页 |
6 实验与结果分析 | 第57-65页 |
6.1 测试材料的制备 | 第57-58页 |
6.2 印制电路板的制作 | 第58-59页 |
6.3 激励信号的测试 | 第59-60页 |
6.4 测量平台的搭建 | 第60-61页 |
6.5 铁电薄膜电滞回线测量实验 | 第61-64页 |
6.5.1 实验过程 | 第61-63页 |
6.5.2 对比试验 | 第63-64页 |
6.6 本章小结 | 第64-65页 |
7 总结与展望 | 第65-67页 |
7.1 总结 | 第65页 |
7.2 展望 | 第65-67页 |
致谢 | 第67-69页 |
参考文献 | 第69-73页 |
附录 | 第73页 |
A作者在攻读硕士学位期间发表论文 | 第73页 |