| 摘要 | 第3-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-22页 |
| 1.1 背景及意义 | 第9页 |
| 1.2 数控技术现状与发展趋势 | 第9-13页 |
| 1.3 主流算法分析 | 第13-20页 |
| 1.3.1 加减速算法 | 第13-16页 |
| 1.3.2 插补算法 | 第16-20页 |
| 1.4 主要研究内容 | 第20-21页 |
| 1.5 本章小结 | 第21-22页 |
| 第二章 基于五次项速度模型的实时可调JMAX加减速算法 | 第22-33页 |
| 2.1 5 次项算法模型 | 第23-24页 |
| 2.2 方程推导与曲线求解 | 第24-30页 |
| 2.2.1 零始末动能 | 第24-26页 |
| 2.2.2 非零始末动能 | 第26-30页 |
| 2.3 实时可变Jmax机制 | 第30-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 基于3分法的段间平滑过渡机制 | 第33-41页 |
| 3.1 小型夹角模式 | 第34-36页 |
| 3.2 中型夹角模式 | 第36-37页 |
| 3.3 大型夹角模式 | 第37-40页 |
| 3.4 本章小结 | 第40-41页 |
| 第四章 误差自适应插补算法 | 第41-53页 |
| 4.1 直线拟合原理与插补计算 | 第42-45页 |
| 4.2 非对称误差自适应模型与插补算法 | 第45-52页 |
| 4.3 本章小结 | 第52-53页 |
| 第五章 系统方案设计 | 第53-58页 |
| 5.1 插补系统总体方案设计 | 第53-54页 |
| 5.2 方案分析与依据 | 第54-57页 |
| 5.2.1 方案对比与优势分析 | 第54-56页 |
| 5.2.2 方案可行性分析与论证 | 第56-57页 |
| 5.3 本章小结 | 第57-58页 |
| 第六章 控制板设计 | 第58-91页 |
| 6.1 DSP技术 | 第58页 |
| 6.2 控制板硬件架构 | 第58-59页 |
| 6.3 芯片选型 | 第59-65页 |
| 6.3.1 DSP | 第60-62页 |
| 6.3.2 电源芯片 | 第62页 |
| 6.3.3 SDRAM | 第62-63页 |
| 6.3.4 FLASH | 第63-64页 |
| 6.3.5 CPLD | 第64-65页 |
| 6.4 电源系统设计 | 第65-70页 |
| 6.4.1 DSP内核供电方案 | 第65-68页 |
| 6.4.2 CPLD供电方案 | 第68-69页 |
| 6.4.3 晶振供电方案 | 第69页 |
| 6.4.4 其它模块供电方案 | 第69-70页 |
| 6.5 接口电路设计 | 第70-84页 |
| 6.5.1 USB接口设计 | 第70-75页 |
| 6.5.2 SDRAM电路设计 | 第75-79页 |
| 6.5.3 FLASH电路设计 | 第79-81页 |
| 6.5.4 CPLD电路设计 | 第81-82页 |
| 6.5.5 MCBSP口电路与外扩口设计 | 第82-84页 |
| 6.6 版图与高速线仿真 | 第84-90页 |
| 6.7 本章小结 | 第90-91页 |
| 第七章 仿真实验与测试 | 第91-100页 |
| 7.1 验证方案 | 第91-92页 |
| 7.2 仿真验证 | 第92-99页 |
| 7.2.1 段间平滑过渡机制与高次柔性加减速算法验证 | 第92-95页 |
| 7.2.2 误差自适应算法验证 | 第95-99页 |
| 7.3 本章小结 | 第99-100页 |
| 第八章 总结 | 第100-102页 |
| 8.1 总结 | 第100-101页 |
| 8.2 展望 | 第101-102页 |
| 参考文献 | 第102-107页 |
| 致谢 | 第107-109页 |
| 攻读硕士学位期间已发表或录用的论文 | 第109-111页 |