基于PXIe总线高精度时间测量的关键技术研究
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 国内外发展现状 | 第10-12页 |
| 1.3 论文研究内容及结构 | 第12-14页 |
| 第二章 高精度时间测量技术 | 第14-26页 |
| 2.1 时间数字变换分类 | 第14-15页 |
| 2.2 时间数字变换技术 | 第15-19页 |
| 2.3 基于FPGA的TDC设计 | 第19-20页 |
| 2.4 HPTDC原理简介 | 第20-26页 |
| 第三章 高精度TDC系统硬件设计 | 第26-37页 |
| 3.1 系统硬件设计方案 | 第26-27页 |
| 3.2 前端调理电路设计 | 第27-28页 |
| 3.2.1 前端放大电路 | 第27-28页 |
| 3.2.2 甄别电路 | 第28页 |
| 3.3 HPTDC时间测量电路设计 | 第28-33页 |
| 3.3.1 HPTDC的互连与读出电路设计 | 第29-30页 |
| 3.3.2 FPGA控制模块 | 第30-32页 |
| 3.3.3 PXIe高速数据接口设计 | 第32页 |
| 3.3.4 时钟产生模块 | 第32-33页 |
| 3.4 电源分配 | 第33-36页 |
| 3.4.1 高精度时间测量电路模块 | 第33-35页 |
| 3.4.2 前端调理电路模块 | 第35-36页 |
| 3.5 系统PCB设计考虑 | 第36-37页 |
| 第四章 系统控制固件设计 | 第37-50页 |
| 4.1 FPGA固件设计方案 | 第37-38页 |
| 4.2 HPTDC控制逻辑设计 | 第38-41页 |
| 4.2.1 JTAG配置逻辑设计 | 第39-40页 |
| 4.2.2 读出控制逻辑设计 | 第40-41页 |
| 4.3 QSYS片上系统设计 | 第41-50页 |
| 4.3.1 Altera PCIe硬核IP | 第43-45页 |
| 4.3.2 DMA运行机制 | 第45-46页 |
| 4.3.3 SDRAM_TX写控制逻辑 | 第46-47页 |
| 4.3.4 JTAG_RX读控制逻辑 | 第47-48页 |
| 4.3.5 端口描述 | 第48-50页 |
| 第五章 系统软件设计 | 第50-58页 |
| 5.1 PXIe驱动设计 | 第50-55页 |
| 5.1.1 PXIe设备驱动的组成结构 | 第50-51页 |
| 5.1.2 访问PXIe设备配置空间 | 第51-52页 |
| 5.1.3 PXIe配置MSI中断及SGDMA | 第52-53页 |
| 5.1.4 PXIe驱动程序数据传输流程 | 第53-54页 |
| 5.1.5 PXIe驱动验证 | 第54-55页 |
| 5.2 系统软件平台设计 | 第55-58页 |
| 5.2.1 配置文件生成 | 第55-56页 |
| 5.2.2 时间数据获取 | 第56-58页 |
| 第六章 系统性能测试 | 第58-64页 |
| 6.1 HPTDC性能测试理论分析 | 第58-59页 |
| 6.2 HPTDC非线性测试及INL修正 | 第59-61页 |
| 6.3 HPTDC时间精度测试 | 第61-62页 |
| 6.4 不同延迟下的精度测量 | 第62页 |
| 6.5 PXIe传输速率测试 | 第62-63页 |
| 6.6 系统稳定性 | 第63-64页 |
| 第七章 总结与展望 | 第64-66页 |
| 7.1 工作总结 | 第64页 |
| 7.2 展望 | 第64-66页 |
| 参考文献 | 第66-69页 |
| 附录 | 第69-70页 |
| 攻读学位期间发表的学术论文 | 第70-71页 |
| 致谢 | 第71页 |
