RS编解码在信道纠错中的应用
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-15页 |
| ·信道编解码简介 | 第7-8页 |
| ·信道编解码的发展历程 | 第8-11页 |
| ·RS 编解码的发展和应用 | 第11-12页 |
| ·FPGA 设计简介 | 第12-15页 |
| 第二章 RS 编解码的数学基础和算法 | 第15-29页 |
| ·数学基础 | 第15-20页 |
| ·群的概念 | 第15页 |
| ·域的概念 | 第15-16页 |
| ·举例 | 第16-17页 |
| ·有限域 GF(2m)的构造 | 第17-20页 |
| ·纠错码的基本原理 | 第20-22页 |
| ·编码原理 | 第20-21页 |
| ·分组码和卷积码 | 第21页 |
| ·分组码的性能参数 | 第21-22页 |
| ·RS 编解码 | 第22-29页 |
| ·线性分组码 | 第22-23页 |
| ·BCH 码 | 第23-25页 |
| ·RS 码及其缩短码 | 第25-29页 |
| 第三章 RS 编解码方法及 FPGA 实现 | 第29-51页 |
| ·编解码方案 | 第29-30页 |
| ·RS 编码 | 第30-32页 |
| ·RS 解码 | 第32-37页 |
| ·FPGA 整体框架设计 | 第37-40页 |
| ·工作模式设定 | 第37页 |
| ·CRC | 第37-39页 |
| ·交织 | 第39-40页 |
| ·编译码器 FPGA 实现重要事项 | 第40-46页 |
| ·参数的选择 | 第40-42页 |
| ·求逆运算 | 第42-44页 |
| ·RS 译码 FPGA 优化 | 第44-46页 |
| ·系统框图 | 第46页 |
| ·、FPGA 设计 | 第46-51页 |
| ·FPGA 设计流程 | 第46-48页 |
| ·FPGA 设计原则 | 第48-51页 |
| 第四章 硬件平台实现 | 第51-63页 |
| ·硬件平台的整体设计 | 第51-54页 |
| ·FPGA 部分 | 第51-52页 |
| ·DSP 部分 | 第52-54页 |
| ·接口逻辑部分 | 第54页 |
| ·时钟部分 | 第54页 |
| ·电源部分 | 第54页 |
| ·硬件可靠性设计 | 第54-58页 |
| ·电子元器件的可靠性控制 | 第54-56页 |
| ·热设计 | 第56页 |
| ·电磁兼容性设计 | 第56-57页 |
| ·电源系统 | 第57-58页 |
| ·匹配电阻 | 第58页 |
| ·信号完整性 | 第58页 |
| ·硬件调试 | 第58-60页 |
| ·关键信号的测量 | 第59页 |
| ·FPGA | 第59页 |
| ·DSP | 第59-60页 |
| ·通讯协议 | 第60-61页 |
| ·系统测试 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 附录 1 硬件 PCB 板实物图 | 第67-68页 |
