低截获混合扩频接收机设计及FPGA实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景和意义 | 第7页 |
| ·国内外研究现状 | 第7-8页 |
| ·主要研究工作和内容安排 | 第8-11页 |
| 第二章 扩频系统原理分析 | 第11-19页 |
| ·CCSK 编码扩频基本原理 | 第11-16页 |
| ·多进制扩频的基本模型 | 第11-13页 |
| ·CCSK 编码的扩频技术 | 第13-16页 |
| ·混合扩频系统的基本原理 | 第16页 |
| ·接收信号的同步技术 | 第16-18页 |
| ·同步捕获方法 | 第17-18页 |
| ·同步跟踪方法 | 第18页 |
| ·本章小结 | 第18-19页 |
| 第三章 系统结构设计 | 第19-35页 |
| ·系统方案提出 | 第19页 |
| ·系统方案设计 | 第19-28页 |
| ·跳频同步设计和帧结构设计 | 第20-21页 |
| ·同步方案 | 第21-26页 |
| ·解扩方案 | 第26-27页 |
| ·数据接口方案 | 第27-28页 |
| ·硬件平台的设计 | 第28-33页 |
| ·硬件平台组成 | 第28-29页 |
| ·器件的选择 | 第29-33页 |
| ·本章小结 | 第33-35页 |
| 第四章 系统模块的FPGA实现 | 第35-55页 |
| ·数据前端处理模块 | 第35-38页 |
| ·解跳模块 | 第35-36页 |
| ·数据分配模块 | 第36-38页 |
| ·系统控制模块 | 第38页 |
| ·捕获模块 | 第38-44页 |
| ·部分相关器 | 第39-41页 |
| ·并行 FFT 模块 | 第41-44页 |
| ·跟踪解扩模块 | 第44-48页 |
| ·数据预处理模块 | 第44-46页 |
| ·FFT 解扩模块 | 第46-47页 |
| ·相关值提取模块 | 第47-48页 |
| ·USB 芯片数据接口模块 | 第48-52页 |
| ·同步 Slave FIFO 读 | 第48-49页 |
| ·同步 Slave FIFO 写 | 第49-50页 |
| ·同步 Slave FIFO 读写 | 第50-52页 |
| ·整体模块的 FPGA 仿真及分析 | 第52-53页 |
| ·系统联调 | 第53页 |
| ·本章小结 | 第53-55页 |
| 结束语 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
