水声通信信号处理硬件平台设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第1章 绪论 | 第11-17页 |
| ·论文研究的背景和意义 | 第11-12页 |
| ·水声通信简介 | 第12页 |
| ·论文的研究现状与发展趋势 | 第12-16页 |
| ·水声通信技术的发展 | 第12-15页 |
| ·水声 Modem 的研究现状 | 第15-16页 |
| ·论文的内容安排 | 第16-17页 |
| 第2章 信号处理平台设计方案 | 第17-27页 |
| ·信号处理平台设计要求 | 第17-18页 |
| ·需求分析与方案论证 | 第18-20页 |
| ·主要器件选型 | 第20-25页 |
| ·DSP 与 FPGA 选型 | 第20-22页 |
| ·ADC 选型 | 第22-23页 |
| ·微控制器选型 | 第23-24页 |
| ·PWM 信号隔离器选型 | 第24-25页 |
| ·CAN 总线芯片选型 | 第25页 |
| ·信号处理流程分析 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第3章 信号处理平台硬件设计 | 第27-54页 |
| ·电源与低功耗设计 | 第27-30页 |
| ·DSP 与 FPGA 功耗预算 | 第27-28页 |
| ·DSP 与 FPGA 电源设计 | 第28-30页 |
| ·接口控制单元电源设计 | 第30页 |
| ·DSP 与外围电路设计 | 第30-41页 |
| ·TMS320C6455 的主要特点 | 第30-32页 |
| ·DSP 程序加载方式 | 第32-34页 |
| ·DSP 与 FPGA 的通信接口 | 第34-36页 |
| ·DDR2 电路设计 | 第36-41页 |
| ·FPGA 与外围电路设计 | 第41-44页 |
| ·FPGA 配置方式 | 第42-43页 |
| ·FPGA 时钟源选择 | 第43-44页 |
| ·SRAM 与乒乓缓存设计 | 第44页 |
| ·ADC 电路设计 | 第44-47页 |
| ·ADS1278 电路设计 | 第44-47页 |
| ·值班电路设计 | 第47页 |
| ·PWM 控制器与隔离电路设计 | 第47-49页 |
| ·MSP430 与外围电路设计 | 第49-52页 |
| ·MSP430F2618 性能特点 | 第49页 |
| ·RS232 与 RS422 接口设计 | 第49-50页 |
| ·CAN 总线设计 | 第50-52页 |
| ·实时时钟设计 | 第52页 |
| ·设计中需要注意的问题 | 第52-53页 |
| ·本章小结 | 第53-54页 |
| 第4章 信号处理平台调试及相关软件设计 | 第54-76页 |
| ·DSP 程序加载与引导代码 | 第54页 |
| ·DDR2 存储器调试 | 第54-56页 |
| ·DMA 与 EMIFA 接口调试 | 第56-63页 |
| ·FPGA 内部 FIFO 模块设计 | 第56-57页 |
| ·DMA 简介 | 第57-58页 |
| ·TMS320C6455 的 EDMA3 | 第58页 |
| ·EDMA3 的配置 | 第58-62页 |
| ·EDMA3 与 EMIFA 测试 | 第62-63页 |
| ·ADS1278 的调试 | 第63-66页 |
| ·ADS1278 控制模块的 FPGA 设计 | 第63-64页 |
| ·ADS1278 性能测试 | 第64-66页 |
| ·SRAM 与乒乓缓存的 FPGA 设计 | 第66-68页 |
| ·PWM 信号发生器的 FPGA 设计 | 第68-70页 |
| ·PWM 量化位数选择 | 第68-69页 |
| ·死区控制 | 第69-70页 |
| ·外部串行通信接口测试 | 第70-73页 |
| ·RS232 与 RS422 测试 | 第70页 |
| ·CAN 总线软件设计与调试 | 第70-73页 |
| ·实时时钟软件设计与测试 | 第73-75页 |
| ·功耗测试 | 第75页 |
| ·本章小结 | 第75-76页 |
| 第5章 总结与展望 | 第76-78页 |
| ·全文总结 | 第76页 |
| ·对后续工作的展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 附录 | 第83-84页 |
