基于FPGA的以太网MAC数据处理
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-12页 |
| ·课题研究背景与意义 | 第9-10页 |
| ·国内外研究动态 | 第10页 |
| ·论文主要研究内容 | 第10-12页 |
| 第2章 以太网及其协议规范 | 第12-20页 |
| ·以太网简介 | 第12页 |
| ·以太网 MAC 层协议 | 第12-17页 |
| ·MAC 层简介 | 第12-13页 |
| ·CDMA/CD 算法 | 第13-14页 |
| ·IEEE802.3 帧结构 | 第14-15页 |
| ·帧的发送和接收 | 第15-16页 |
| ·MAC 层与 PHY 层接口 | 第16-17页 |
| ·ARP 协议 | 第17-18页 |
| ·I~2C 总线协议 | 第18-20页 |
| 第3章 系统方案与硬件电路设计 | 第20-36页 |
| ·系统方案设计 | 第20-22页 |
| ·设计思想 | 第20页 |
| ·技术指标 | 第20-21页 |
| ·系统总体结构设计 | 第21-22页 |
| ·芯片的选取 | 第22-27页 |
| ·物理层芯片选择 | 第22-23页 |
| ·FPGA 主芯片选择 | 第23-27页 |
| ·硬件电路设计 | 第27-36页 |
| ·Cadence 开发套件简介 | 第27页 |
| ·以太网变换电路设计 | 第27-32页 |
| ·FPGA 电路设计 | 第32-36页 |
| 第4章 FPGA 软件设计与仿真 | 第36-59页 |
| ·FPGA 软件开发简介 | 第36-37页 |
| ·系统顶层模块设计 | 第37-39页 |
| ·PHY 接口模块设计 | 第39-42页 |
| ·设计思想 | 第39-40页 |
| ·相关算法 | 第40页 |
| ·功能仿真 | 第40-42页 |
| ·MAC 核心处理模块设计 | 第42-43页 |
| ·用户配置模块设计 | 第43-47页 |
| ·设计思想 | 第43-44页 |
| ·相关算法 | 第44-45页 |
| ·功能仿真 | 第45-47页 |
| ·用户接口模块设计 | 第47-54页 |
| ·设计思想 | 第47-48页 |
| ·相关算法 | 第48-50页 |
| ·功能仿真 | 第50-54页 |
| ·综合与时序约束 | 第54-59页 |
| ·综合与报告分析 | 第54-55页 |
| ·时序约束与报告分析 | 第55-59页 |
| 第5章 实验测试与结果 | 第59-67页 |
| ·测试准备 | 第59-62页 |
| ·硬件测试平台准备 | 第59页 |
| ·软件测试平台准备 | 第59-62页 |
| ·系统测试与结果分析 | 第62-67页 |
| ·1000M 以太网测试 | 第62-64页 |
| ·100/10M 以太网测试 | 第64-66页 |
| ·系统稳定性测试 | 第66-67页 |
| 结论与展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻读学位期间取得学术成果 | 第71-72页 |
| 附录 | 第72页 |
