| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-17页 |
| ·数字通信系统模型 | 第10-11页 |
| ·数字通信系统主要性能指标 | 第11-12页 |
| ·纠错码技术发展历程 | 第12-13页 |
| ·LDPC 码的研究历程和现状 | 第13-16页 |
| ·LDPC 码的提出及发展 | 第13-14页 |
| ·LDPC 码的优势和国内外应用动态 | 第14-15页 |
| ·LDPC 码亟待解决的问题 | 第15-16页 |
| ·论文后续章节总体安排 | 第16-17页 |
| 2 LDPC 码基本理论和编码方案 | 第17-34页 |
| ·LDPC 码概述 | 第17-18页 |
| ·线性分组码简介 | 第17页 |
| ·LDPC 码定义和分类 | 第17-18页 |
| ·LDPC 码表示方法 | 第18-21页 |
| ·校验矩阵 H 表示法 | 第18-19页 |
| ·Tanner 图表示法 | 第19-21页 |
| ·几种构造 LDPC 码的方法 | 第21-26页 |
| ·规则 LDPC 码的 Gallager 构造方案 | 第21-23页 |
| ·规则 LDPC 码的 Mackay，Neal 方案 | 第23-24页 |
| ·其他几种随机构造法 | 第24-26页 |
| ·规则/不规则 LDPC 码比较 | 第26-27页 |
| ·有无 4 环对码的性能的影响 | 第27-29页 |
| ·LDPC 码编码方案 | 第29-33页 |
| ·常规直接编码方案——高斯消去法 | 第29-30页 |
| ·近似下三角形式的 RU 编码 | 第30-33页 |
| ·本章小结 | 第33-34页 |
| 3 LDPC 码的两类译码算法 | 第34-59页 |
| ·LDPC 码几种典型硬判决译码算法 | 第34-43页 |
| ·比特翻转（Bit-Flipping，BF）算法 | 第34-36页 |
| ·加权比特翻转算法（WBF）及改进算法 | 第36-38页 |
| ·改进的循环检测比特翻转译码算法 | 第38-40页 |
| ·几种算法译码复杂度分析及权重因子 选取 | 第40-42页 |
| ·几种硬判决译码算法性能仿真结果比较 | 第42-43页 |
| ·硬判决译码算法小结 | 第43页 |
| ·LDPC 码软判决译码算法 | 第43-56页 |
| ·概率域 BP 译码算法 | 第44-48页 |
| ·对数域 LLR_BP 译码 | 第48-50页 |
| ·最小和译码/MS 算法 | 第50-52页 |
| ·改进的两种 BP-based 算法 | 第52-53页 |
| ·几种软判决译码算法性能分析 | 第53-56页 |
| ·仿真参数分析 | 第56-58页 |
| ·Normalized BP-Based 算法尺度因子 a 的确定 | 第56页 |
| ·码长及迭代次数对性能的影响 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 4 LDPC 通用译码器 FPGA 设计 | 第59-73页 |
| ·FPGA 介绍 | 第59-62页 |
| ·FPGA 基本构成 | 第59-60页 |
| ·FPGA 开发设计流程介绍 | 第60-62页 |
| ·设计平台器件选型 | 第62-64页 |
| ·三种 LDPC 译码器结构 | 第64-65页 |
| ·译码器的 FPGA 整体设计 | 第65-70页 |
| ·主控时序控制模块设计 | 第66-68页 |
| ·校验/变量节点时序设计 | 第68页 |
| ·校验节点处理更新设计 | 第68-69页 |
| ·变量节点处理更新设计 | 第69-70页 |
| ·译码器的时序仿真验证 | 第70-72页 |
| ·译码性能分析 | 第72-73页 |
| 总结展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 致谢 | 第77-78页 |
| 附录攻读学位期间发表的论文目录 | 第78页 |
