嵌入式可信计算机系统容错机制的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第1章 绪论 | 第7-11页 |
| ·课题背景 | 第7页 |
| ·嵌入式可信计算机功能概述 | 第7-8页 |
| ·容错技术的发展 | 第8-9页 |
| ·论文研究内容 | 第9-10页 |
| ·本文结构 | 第10-11页 |
| 第2章 容错技术及系统可靠性评价技术 | 第11-24页 |
| ·故障及其表现形式 | 第11-12页 |
| ·故障、失效和错误 | 第11页 |
| ·故障的分类 | 第11-12页 |
| ·容错技术 | 第12-19页 |
| ·硬件冗余容错技术 | 第13-17页 |
| ·软件容错技术 | 第17-18页 |
| ·其他容错方法 | 第18-19页 |
| ·系统可靠性评价技术 | 第19-23页 |
| ·计算机容错系统的评价指标 | 第19-21页 |
| ·系统评价模型 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 系统容错机制的分析与设计 | 第24-40页 |
| ·嵌入式可信计算机系统总体架构 | 第24-25页 |
| ·系统工作模式 | 第25-26页 |
| ·单板机冗余容错技术 | 第26-30页 |
| ·TMR容错技术及其可靠性分析 | 第26-27页 |
| ·热备份技术及其可靠性分析 | 第27-30页 |
| ·三模－单模自净技术及其可靠性分析 | 第30页 |
| ·两级表决技术 | 第30-31页 |
| ·热插拔技术 | 第31-33页 |
| ·电源系统冗余技术 | 第33-37页 |
| ·1+1 冗余结构 | 第34-35页 |
| ·2+0 冗余结构 | 第35-36页 |
| ·电源系统冗余方式 | 第36-37页 |
| ·主机板管理技术 | 第37-39页 |
| ·待机低功耗工作模式 | 第37-38页 |
| ·多路显示切换 | 第38页 |
| ·整机状态监测 | 第38-39页 |
| ·本章小结 | 第39-40页 |
| 第4章 主机板的设计与实现 | 第40-54页 |
| ·主机板功能需求分析 | 第40页 |
| ·主机板硬件结构设计 | 第40-41页 |
| ·芯片选型与接口定义 | 第41-44页 |
| ·MCU的选择 | 第41-42页 |
| ·FPGA的选择 | 第42-43页 |
| ·各模块接口定义 | 第43-44页 |
| ·IIC总线通信策略 | 第44-45页 |
| ·FPGA内部逻辑设计与实现 | 第45-51页 |
| ·FPGA功能设计 | 第45-46页 |
| ·看门狗电路 | 第46-47页 |
| ·主LCD显示切换电路 | 第47-48页 |
| ·表决重构电路 | 第48-50页 |
| ·访问控制电路 | 第50-51页 |
| ·主机板的制板实现 | 第51-52页 |
| ·主机板管理软件的设计 | 第52-53页 |
| ·本章小节 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-59页 |
| 致谢 | 第59页 |
