摘要 | 第1-5页 |
Abstract | 第5-8页 |
第一章 绪论 | 第8-12页 |
·SerDes的发展现状 | 第8-9页 |
·SERDES结构简介 | 第9-10页 |
·SoftSerDes技术 | 第10-11页 |
·论文的主要工作及结构 | 第11-12页 |
第二章 SerDes技术原理 | 第12-20页 |
·高速数字串行通信过程模型 | 第12页 |
·SoftSerDes技术 | 第12-20页 |
·时钟产生单元 | 第13-14页 |
·数据抽样延迟线 | 第14-16页 |
·数据恢复状态机 | 第16页 |
·复用器与解复用器 | 第16-19页 |
·输出弹性缓冲器 | 第19-20页 |
第三章 SoftSerDes的关键技术 | 第20-35页 |
·抽样延迟线的设计 | 第20-23页 |
·两种基本的抽样延迟线 | 第21-22页 |
·可选择的抽样延时线 | 第22-23页 |
·串行通信与时钟恢复 | 第23-33页 |
·信号传输模式 | 第24-25页 |
·时钟数据恢复技术 | 第25-26页 |
·基于锁相环的时钟数据恢复器(CDR)模型结构 | 第26-27页 |
·数据恢复状态机的原理 | 第27-33页 |
·字节调整单元 | 第33-35页 |
第四章 SoftSerDes的眼图及误码率 | 第35-43页 |
·信号表现 | 第35-37页 |
·眼图(Eyediagram) | 第35页 |
·码间干扰(Inter-symbolic Interference) | 第35-36页 |
·定时抖动(Timing Jitter) | 第36-37页 |
·眼图及其常见问题描述 | 第37-41页 |
·眼图的概念 | 第37-38页 |
·眼图的测量原理 | 第38-39页 |
·眼图常见的问题 | 第39-41页 |
·误码率的影响因素 | 第41-43页 |
第五章 FPGA的开发流程 | 第43-50页 |
·选用CPLD/FPGA及方案评估 | 第43-45页 |
·源程序的编写 | 第45页 |
·前仿真 | 第45-46页 |
·综合 | 第46-47页 |
·布局布线 | 第47-48页 |
·后仿真 | 第48页 |
·下载与调试 | 第48页 |
·总结 | 第48-50页 |
第六章 SoftSerDes在FPGA上的实现 | 第50-58页 |
·SoftSerDes模块的介绍 | 第50-51页 |
·SoftSerDes的仿真 | 第51-52页 |
·SoftSerDes的综合与布局布线 | 第52-56页 |
·下载与调试 | 第56-58页 |
第七章 结论 | 第58-59页 |
致谢 | 第59-60页 |
参考文献 | 第60页 |