| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-16页 |
| ·项目背景与意义 | 第10-12页 |
| ·模拟器软件概述 | 第10页 |
| ·全系统模拟器原理和功能 | 第10-11页 |
| ·项目的意义 | 第11-12页 |
| ·项目的构成和实现 | 第12-15页 |
| ·MUTO-CPU模拟器 | 第13页 |
| ·配置模块 | 第13-14页 |
| ·FOB(Flash open boot)—固件模块 | 第14页 |
| ·外设模块 | 第14-15页 |
| ·主要研究内容 | 第15页 |
| ·本文的组织与结构 | 第15-16页 |
| 第二章 模拟串口与网卡的设计需求 | 第16-21页 |
| ·外设模拟综述 | 第16-17页 |
| ·一般操作系统具体外部设备管理 | 第16页 |
| ·全系统模拟器模拟外部设备管理 | 第16-17页 |
| ·模拟串口的设计需求 | 第17-19页 |
| ·概述 | 第17-18页 |
| ·串口控制台 | 第18页 |
| ·PXA27x芯片串口部分介绍 | 第18-19页 |
| ·模拟网卡的设计需求 | 第19-20页 |
| ·概述 | 第19页 |
| ·模拟网卡和宿主机网卡的通信 | 第19-20页 |
| ·小结 | 第20-21页 |
| 第三章 模拟串口 | 第21-33页 |
| ·设计实现 | 第21-29页 |
| ·实现结构 | 第21-22页 |
| ·主要函数接口 | 第22-23页 |
| ·伪终端技术 | 第23-28页 |
| ·概述 | 第23-27页 |
| ·模块中的作用 | 第27-28页 |
| ·主线程流程 | 第28-29页 |
| ·寄存器逻辑模拟 | 第29-30页 |
| ·寄存器功能介绍 | 第29页 |
| ·逻辑及实现 | 第29-30页 |
| ·中断逻辑模拟 | 第30-32页 |
| ·中断原理介绍 | 第30-31页 |
| ·逻辑及实现 | 第31-32页 |
| ·小结 | 第32-33页 |
| 第四章 模拟网卡 | 第33-44页 |
| ·设计实现 | 第33-39页 |
| ·实现结构 | 第33-34页 |
| ·主要函数接口 | 第34-35页 |
| ·和宿主机网卡的通信 | 第35-39页 |
| ·Tun/tap驱动工作原理 | 第36页 |
| ·Tun/tap设备的工作过程 | 第36-38页 |
| ·在模块中的作用 | 第38页 |
| ·帧格式 | 第38-39页 |
| ·寄存器逻辑模拟 | 第39-41页 |
| ·概述 | 第39-40页 |
| ·寄存器功能介绍 | 第40页 |
| ·逻辑及实现 | 第40-41页 |
| ·中断逻辑模拟 | 第41-43页 |
| ·中断介绍 | 第41-42页 |
| ·逻辑及实现 | 第42-43页 |
| ·小结 | 第43-44页 |
| 第五章 外设模块的动态加载 | 第44-48页 |
| ·外设模块的动态加载需求 | 第44-45页 |
| ·外设模块动态加载的设计实现 | 第45-47页 |
| ·小结 | 第47-48页 |
| 第六章 交叉编译工具链生成 | 第48-53页 |
| ·概述 | 第48页 |
| ·交叉编译工具链的定义和组成 | 第48-49页 |
| ·交叉编译工具链的生成 | 第49-51页 |
| ·小结 | 第51-53页 |
| 第七章 结束语 | 第53-55页 |
| ·论文总结 | 第53-54页 |
| ·下一步研究方向 | 第54-55页 |
| 参考文献 | 第55-56页 |
| 缩略语中英文对照 | 第56-58页 |
| 致谢 | 第58页 |