| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·研究背景及研究意义 | 第8-9页 |
| ·并行乘法器的研究发展状况 | 第9-10页 |
| ·主要内容及章节安排 | 第10-12页 |
| 第二章 浮点运算基本原理概述 | 第12-20页 |
| ·浮点运算的IEEE-754 标准 | 第12-16页 |
| ·浮点数的格式 | 第12-13页 |
| ·单精度浮点数的表示 | 第13-14页 |
| ·单精度扩展浮点数的表示 | 第14页 |
| ·浮点数的舍入处理 | 第14页 |
| ·单精度浮点数转换成单精度扩展浮点数 | 第14-15页 |
| ·单精度扩展浮点数转换成单精度浮点数 | 第15-16页 |
| ·浮点运算的基本过程 | 第16-18页 |
| ·小结 | 第18-20页 |
| 第三章 乘法器的算法与实现方法 | 第20-44页 |
| ·几种常用的乘法器 | 第20-23页 |
| ·迭代乘法器 | 第20-21页 |
| ·线性并行阵列乘法器 | 第21-22页 |
| ·并行乘法器 | 第22-23页 |
| ·乘法硬件实现步骤 | 第23页 |
| ·乘法器的算法与编码 | 第23-28页 |
| ·Baugh_Wooly 算法 | 第23-25页 |
| ·Booth编码 | 第25-26页 |
| ·二阶（基4）Booth算法 | 第26-27页 |
| ·三阶（基-8）Booth编码算法 | 第27-28页 |
| ·4:2 压缩器 | 第28-33页 |
| ·4:2 压缩器 | 第28-30页 |
| ·反极性4:2 压缩器 | 第30-32页 |
| ·几种4:2 压缩器结构的分析与比较 | 第32-33页 |
| ·CSA阵列 | 第33-37页 |
| ·防止符号扩展的处理方法 | 第33-36页 |
| ·CSA的阵列单元安排 | 第36-37页 |
| ·基本加法器 | 第37-42页 |
| ·全加器 | 第37-38页 |
| ·串行进位加法器 | 第38页 |
| ·超前进位加法器 | 第38-40页 |
| ·跳跃进位加法器(CSKA：Carry-SKip Adders) | 第40-41页 |
| ·几种加法器的比较及设计中的选取 | 第41-42页 |
| ·小结 | 第42-44页 |
| 第四章 32 位定浮合并并行乘法器的设计 | 第44-58页 |
| ·总体介绍 | 第44-45页 |
| ·操作数类型判断和尾数隐含位处理 | 第45-47页 |
| ·乘法器的尾数部分逻辑设计 | 第47-54页 |
| ·Booth 编码逻辑设计 | 第48-50页 |
| ·部分积产生逻辑设计 | 第50-52页 |
| ·阵列的逻辑安排 | 第52-53页 |
| ·64 位进位传递加法器的逻辑设计 | 第53-54页 |
| ·指数部分的逻辑设计 | 第54-55页 |
| ·规格化处理与指数调整 | 第55-56页 |
| ·舍入 | 第56页 |
| ·指数再调整 | 第56-57页 |
| ·产生结果 | 第57页 |
| ·小结 | 第57-58页 |
| 第五章 设计结果及功能验证 | 第58-62页 |
| 第六章 结束语 | 第62-64页 |
| 致谢 | 第64-66页 |
| 参考文献 | 第66-70页 |
| 研究成果 | 第70页 |