| 摘要 | 第1-5页 |
| Abstract | 第5-14页 |
| 第一章 绪论 | 第14-17页 |
| ·TURBO 码的研究背景 | 第14-15页 |
| ·TURBO 码研究领域现状 | 第15-16页 |
| ·论文完成的工作 | 第16页 |
| ·论文章节安排 | 第16-17页 |
| 第二章 基于MAP 译码算法的TURBO 译码器 | 第17-30页 |
| ·卷积码基本原理 | 第17-23页 |
| ·卷积码结构 | 第17-18页 |
| ·卷积码的生成多项式描述方式 | 第18-19页 |
| ·最大后验概率(MAP)译码 | 第19页 |
| ·卷积码译码器输入码矢的概率统计特性 | 第19-20页 |
| ·卷积码MAP 译码算法 | 第20-23页 |
| ·TURBO 编解码简述 | 第23-29页 |
| ·TURBO 编码器 | 第23-24页 |
| ·TURBO 译码器 | 第24-25页 |
| ·TURBO 译码中的MAP 算法——改进型BCJR 算法 | 第25-27页 |
| ·Modified-BCJR 算法的对数域实现(LOG-MAP) | 第27-29页 |
| ·小结 | 第29-30页 |
| 第三章 SW-LOG-MAP-TURBO 译码器模型的建立 | 第30-46页 |
| ·LOG-MAP 算法的译码延时分析 | 第30-31页 |
| ·SW-LOG-MAP-TURBO 译码器 | 第31-36页 |
| ·SW-LOG-MAP 算法思想的提出 | 第31-32页 |
| ·SW-LOG-MAP 译码算法思路分析 | 第32-34页 |
| ·SW-LOG-MAP 译码算法译码延时分析 | 第34-35页 |
| ·SW-LOG-MAP 算法与LOG-MAP 算法译码延时对比 | 第35-36页 |
| ·验证SW-LOG-MAP 算法的Matlab 行为模型的建立 | 第36-43页 |
| ·建立行为模型的目的 | 第36页 |
| ·后向建立过程计算公式的选择 | 第36-37页 |
| ·SW-LOG-MAP 行为模型实现框图 | 第37-38页 |
| ·SW-LOG-MAP 算法实现设想 | 第38-40页 |
| ·行为模型的测试 | 第40-43页 |
| ·测试目的 | 第40页 |
| ·测试环境 | 第40-41页 |
| ·测试结果 | 第41-43页 |
| ·基于硬件实现的仿真模型－C 模型 | 第43-45页 |
| ·建立基于硬件实现的仿真模型(C 模型)理由 | 第43-44页 |
| ·RTL 设计相关的参数的获取过程 | 第44页 |
| ·验证结果 | 第44-45页 |
| ·小结 | 第45-46页 |
| 第四章 SW-LOG-MAP-TURBO 译码器RTL 设计 | 第46-69页 |
| ·设计思路 | 第46-58页 |
| ·RTL 设计输入输出信号的确定 | 第46-47页 |
| ·SW-LOG-MAP 译码器的输入输出 | 第47-48页 |
| ·RTL 设计总体模块划分思路 | 第48-49页 |
| ·SW-LOG-MAP 设计思路 | 第49-58页 |
| ·模块功能划分思路 | 第49-51页 |
| ·MMU | 第51-53页 |
| ·计算公式的展开 | 第53-58页 |
| ·SW-LOG-MAP 译码模块的实现 | 第58-68页 |
| ·组合计算电路 | 第58-64页 |
| ·MAX()操作符MAX | 第59页 |
| ·基本数学计算电路ACSO | 第59-60页 |
| ·(γ|ˉ)~i(R_k,S_(k-1), S ) 计算单元GAMA | 第60-61页 |
| ·前向递归(α|ˉ)_k( S_k ) 计算单元ALPHA | 第61-62页 |
| ·后向递归(β|ˉ)_k (S_k ) 计算单元BETA | 第62-63页 |
| ·对数似然比计算单元LLR_UNIT | 第63-64页 |
| ·BRU_A | 第64-65页 |
| ·BRU_B | 第65页 |
| ·FRU | 第65-66页 |
| ·LLR | 第66页 |
| ·MMU | 第66-68页 |
| ·存储器安排 | 第66-67页 |
| ·MMU 对单端RAM 的读写控制实现 | 第67-68页 |
| ·MMU 对A_RAM 读写控制的实现 | 第68页 |
| ·小结 | 第68-69页 |
| 第五章 RTL 设计的EDA 功能验证 | 第69-75页 |
| ·EDA 功能验证 | 第69-72页 |
| ·EDA 功能验证流程 | 第69-70页 |
| ·基于EDA 功能验证的误码率测试 | 第70-71页 |
| ·基于EDA 功能验证的SW-LOG-MAP 算法译码延时 | 第71-72页 |
| ·逻辑综合结果分析 | 第72-74页 |
| ·RTL 设计的规模和最高工作频率 | 第72页 |
| ·输出数据带宽估计和讨论 | 第72-73页 |
| ·和其他类似TURBO 译码器工作频率的对比 | 第73-74页 |
| ·小结 | 第74-75页 |
| 第六章 总结和展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 个人简历及在学期间研究成果 | 第79-80页 |
| 附录 | 第80-86页 |
| 附录1：RTL 设计逻辑综合结果 | 第80-82页 |
| 附录2：RTL 设计EDA 功能验证中间过程图 | 第82-83页 |
| 附录3：Matlab 实现的SW-LOG-MAP 算法程序清单 | 第83-85页 |
| 附录4：C 模型结果和Matlab 实现结果的对比图 | 第85-86页 |
