基于SOPC的数字存储示波器研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第1章 引言 | 第8-12页 |
| ·项目的背景及意义 | 第8-9页 |
| ·论文的课题背景 | 第9-10页 |
| ·论文主要研究内容 | 第10页 |
| ·本设计创新点 | 第10-12页 |
| 第2章 数字存储示波器的硬件电路设计 | 第12-26页 |
| ·数字存储示波器硬件组成 | 第12页 |
| ·前端放大电路设计 | 第12-13页 |
| ·信号采样电路设计 | 第13-16页 |
| ·取样基本原理 | 第13-14页 |
| ·实时取样 | 第14-15页 |
| ·随机取样 | 第15-16页 |
| ·顺序取样 | 第16页 |
| ·采样电路设计 | 第16-17页 |
| ·触发电路设计 | 第17-20页 |
| ·触发信号的产生 | 第18页 |
| ·触发时间的控制 | 第18-19页 |
| ·本设计中的触发电路 | 第19-20页 |
| ·测频电路工作原理及实现 | 第20-24页 |
| ·周期法测频原理 | 第21-22页 |
| ·多周期同步测频法原理 | 第22-23页 |
| ·系统中自动测频功能的设计 | 第23-24页 |
| ·键盘工作原理及设计 | 第24-26页 |
| 第3章 FPGA原理及应用 | 第26-31页 |
| ·PLD器件的分类 | 第26-27页 |
| ·FPGA的基本结构 | 第27-29页 |
| ·可编程输入/输出单元 | 第27-28页 |
| ·可编程逻辑单元 | 第28页 |
| ·嵌入式块RAM | 第28页 |
| ·丰富的布线资源 | 第28-29页 |
| ·底层嵌入功能单元 | 第29页 |
| ·FPGA开发流程 | 第29-31页 |
| 第4章 基于SOPC的开发 | 第31-38页 |
| ·SOPC BUILDER的设计流程 | 第31-32页 |
| ·NIOSⅡ软核CPU | 第32-38页 |
| ·指令总线主端口 | 第33-34页 |
| ·数据总线主端口 | 第34页 |
| ·乘法支持 | 第34-35页 |
| ·中断支持 | 第35页 |
| ·用户自定义指令 | 第35-38页 |
| 第5章 利用DSP BUILDER设计DSP模块 | 第38-47页 |
| ·DSP BUIDLER及其设计流程 | 第38-40页 |
| ·DSP BUIDLER工程的创建 | 第40-42页 |
| ·FFT设计 | 第42-47页 |
| ·FFT基本原理 | 第42页 |
| ·基-2 FFT算法 | 第42-45页 |
| ·基-4FFT算法 | 第45页 |
| ·分裂算法 | 第45-46页 |
| ·分裂算法FFT单元的设计 | 第46-47页 |
| 第6章 数字存储示波器的软件开发 | 第47-56页 |
| ·uC/OS Ⅱ简介 | 第47页 |
| ·uC/OS-Ⅱ程序开发 | 第47-50页 |
| ·uC/OS-Ⅱ应用程序基本结构 | 第47-48页 |
| ·uC/OS-Ⅱ API函数 | 第48-49页 |
| ·多任务实现机制 | 第49-50页 |
| ·uC/OS-Ⅱ平台下的函数操作 | 第50-56页 |
| ·信号量操作函数 | 第50-52页 |
| ·邮箱操作函数 | 第52-54页 |
| ·实现临界保护函数 | 第54-56页 |
| 结论 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58页 |
