| 摘要 | 第1-7页 |
| ABSTRACT | 第7-14页 |
| 第一章 绪论 | 第14-18页 |
| ·研究背景和现状 | 第14-16页 |
| ·研究意义 | 第16页 |
| ·本论文的主要内容及结构安排 | 第16-18页 |
| 第二章 VAR系统框架设计 | 第18-26页 |
| ·VAR系统特点 | 第18页 |
| ·单套VAR设备及网络体系结构介绍 | 第18-22页 |
| ·单套VAR设备组成 | 第18-20页 |
| ·VAR网络体系结构 | 第20-22页 |
| ·VAR网络协议体系介绍 | 第22-25页 |
| ·VAR系统的传输交换协议简介 | 第22-24页 |
| ·VAR系统的CPU控制协议简介 | 第24页 |
| ·VAR系统的路由协议简介 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 VAR交换系统内部交换结构的研究设计 | 第26-50页 |
| ·交换子系统基础知识简介 | 第26-28页 |
| ·交换系统的基本结构和功能 | 第26-27页 |
| ·交换系统的主要性能指标 | 第27页 |
| ·交换结构的分类及各自特点 | 第27-28页 |
| ·高速交换系统的关键技术 | 第28-38页 |
| ·定长交换与变长交换 | 第28-29页 |
| ·排队结构 | 第29-33页 |
| ·输出排队 | 第29-30页 |
| ·输入排队 | 第30-32页 |
| ·结合的输入和输出排队 | 第32-33页 |
| ·交换结构 | 第33-38页 |
| ·交叉开关交换结构 | 第34-35页 |
| ·共享存储器结构 | 第35-36页 |
| ·多级交换系统 | 第36-37页 |
| ·并行交换系统 | 第37-38页 |
| ·VAR系统交换结构的设计考虑 | 第38-48页 |
| ·VAR系统交换结构方案设计 | 第38-40页 |
| ·高带宽存储器结构设计研究 | 第40-45页 |
| ·存储器分配技术的设计研究 | 第45-48页 |
| ·静态门限策略 | 第45-47页 |
| ·动态门限策略 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 第四章 VAR交换系统的设计实现及仿真 | 第50-72页 |
| ·交换卡硬件环境简介 | 第50-53页 |
| ·电源系统 | 第51-53页 |
| ·FPGA接口电路及外围电路 | 第53页 |
| ·FPGA内部功能块的实现 | 第53-71页 |
| ·输入控制模块 | 第55-58页 |
| ·输入包定位解析 | 第55-57页 |
| ·输出地址查询 | 第57-58页 |
| ·输出过滤 | 第58页 |
| ·输入选择模块 | 第58-60页 |
| ·子存储模块 | 第60-63页 |
| ·Lattice SC系列FPGA的内部存储资源介绍 | 第60-61页 |
| ·存储结构设计实现 | 第61-63页 |
| ·地址及输出队列管理模块 | 第63-67页 |
| ·地址管理器 | 第63-65页 |
| ·地址解析器 | 第65-66页 |
| ·输出队列管理器 | 第66-67页 |
| ·输出控制模块 | 第67-68页 |
| ·OQ调度器 | 第68-71页 |
| ·输出端口调度算法 | 第68页 |
| ·优先级选择方法 | 第68-69页 |
| ·算法实现及仿真 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 第五章 总结和展望 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 致谢 | 第76-77页 |
| 攻读学位期间发表的学术论文目录 | 第77页 |