经济型相检宽带测频仪的设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·时间基准 | 第7-8页 |
| ·时间频率测量的重要性 | 第8-9页 |
| ·论文的主要成果及内容安排 | 第9-10页 |
| ·小结 | 第10-11页 |
| 第二章 时频基本概念和常用频率测量方法 | 第11-23页 |
| ·时频的基本概念 | 第11-14页 |
| ·频率准确度 | 第11页 |
| ·频率稳定度 | 第11-12页 |
| ·系统漂移率及其计算 | 第12-13页 |
| ·测量准确度和精密度 | 第13-14页 |
| ·常用频率测量方法的研究 | 第14-22页 |
| ·直接测频法 | 第14-15页 |
| ·多周期同步法 | 第15-17页 |
| ·模拟内差法 | 第17-19页 |
| ·游标法 | 第19-22页 |
| ·小结 | 第22-23页 |
| 第三章 相检宽带测频技术及其应用 | 第23-31页 |
| ·最大公因子频率和相位重合点 | 第23-26页 |
| ·最大公因子频率 | 第23-26页 |
| ·相位重合点 | 第26页 |
| ·相检宽带测频技术 | 第26-29页 |
| ·双相检宽带测频技术 | 第29-30页 |
| ·小结 | 第30-31页 |
| 第四章 基于 FPGA的17A频率计改型的实现 | 第31-47页 |
| ·XDU-17A频率计改型的目的 | 第31-35页 |
| ·相位重合点线路的改进 | 第31-33页 |
| ·分立元器件与FPGA | 第33-34页 |
| ·频率计改型措施 | 第34-35页 |
| ·改型频率计的硬件组成及基本功能框图 | 第35-40页 |
| ·系统的组成 | 第35页 |
| ·微波分频及整形电路 | 第35-36页 |
| ·信号调理电路的设计 | 第36-37页 |
| ·门时产生及计数电路 | 第37-38页 |
| ·MCU的选择及其控制电路 | 第38-40页 |
| ·MCU软件的设计 | 第40-42页 |
| ·FPGA的加密设计 | 第42-43页 |
| ·基于 SRAM工艺FPGA的保密问题 | 第42页 |
| ·MCU对FPGA加密 | 第42-43页 |
| ·其它加密方法介绍 | 第43页 |
| ·印刷电路板的制作 | 第43-45页 |
| ·Protel的设计流程 | 第44-45页 |
| ·Protel的设计要点 | 第45页 |
| ·测量数据分析 | 第45-46页 |
| ·小结 | 第46-47页 |
| 第五章 FPGA及 FPGA中的程序设计 | 第47-55页 |
| ·可编程逻辑器件 | 第47-48页 |
| ·硬件描述语言 | 第48-50页 |
| ·HDL语言的选择 | 第48-49页 |
| ·Verilog HDL语言 | 第49页 |
| ·Verilog HDL开发流程 | 第49-50页 |
| ·Quartus II 4.0设计 | 第50-54页 |
| ·自顶向下法的PLD设计流程 | 第50-53页 |
| ·程序设计 | 第53-54页 |
| ·小结 | 第54-55页 |
| 附录A | 第55-59页 |
| 附录B | 第59-63页 |
| 结论 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-69页 |
| 研究生在读期间的研究成果 | 第69页 |
