| 中文摘要 | 第1-5页 |
| 英文摘要 | 第5-10页 |
| 第一章 绪论 | 第10-33页 |
| 1．1 无线局域网概述 | 第11-17页 |
| 1．1．1 无线局域网的发展历史和现状 | 第11-13页 |
| 1．1．2 IEEE802．11b标准 | 第13-17页 |
| 1．2 无线收发机射频前端概述 | 第17-28页 |
| 1．2．1 收发机射频前端的拓扑结构 | 第18-25页 |
| 1．2．1．1 超外差式接收机 | 第18-20页 |
| 1．2．1．2 零中频接收机 | 第20-23页 |
| 1．2．1．3 低中频接收机 | 第23-24页 |
| 1．2．1．4 发射机 | 第24页 |
| 1．2．1．5 总结 | 第24-25页 |
| 1．2．2 集成无线收发机射频前端的研究现状 | 第25-28页 |
| 1．3 无线局域网收发机射频前端的设计目标 | 第28-31页 |
| 1．4 论文工作的意义和主要内容 | 第31-33页 |
| 第二章 射频电路中的一些基本问题 | 第33-48页 |
| 2．1 射频电路中的基本概念 | 第33-37页 |
| 2．1．1 噪声 | 第33-34页 |
| 2．1．2 非线性 | 第34-36页 |
| 2．1．3 动态范围 | 第36页 |
| 2．1．4 系统性能优化 | 第36-37页 |
| 2．2 射频电路中的元件 | 第37-45页 |
| 2．2．1 片上平面螺旋型电感 | 第37-43页 |
| 2．2．2 容抗管 | 第43-44页 |
| 2．2．3 MOS晶体管 | 第44-45页 |
| 2．3 射频电路的仿真 | 第45-48页 |
| 2．3．1 SPICE模拟器应用于射频领域所遇到的限制 | 第45-46页 |
| 2．3．2 射频电路仿真算法 | 第46页 |
| 2．3．3 射频电路仿真工具 | 第46-48页 |
| 第三章 无线局域网收发机射频前端的CMOS实现 | 第48-93页 |
| 3．1 无线局域网收发机射频前端的总体结构 | 第48-49页 |
| 3．2 模块电路设计 | 第49-63页 |
| 3．2．1 低噪声放大器的电路设计 | 第49-54页 |
| 3．2．2 下变频器的电路设计 | 第54-59页 |
| 3．2．3 上变频器的电路设计 | 第59-61页 |
| 3．2．4 末前级的电路设计 | 第61-62页 |
| 3．2．5 本地振荡信号缓冲器的电路设计 | 第62-63页 |
| 3．3 无线局域网收发机射频前端的芯片实现 | 第63-67页 |
| 3．3．1 射频电路版图设计技术 | 第64-66页 |
| 3．3．2 无线局域网收发机射频前端各模块的芯片实现 | 第66-67页 |
| 3．4 无线局域网收发机射频前端芯片的测试与分析 | 第67-91页 |
| 3．4．1 射频前端模块电路的测试 | 第67-84页 |
| 3．4．1．1 低噪声放大器的测试 | 第67-72页 |
| 3．4．1．2 下变频器的测试 | 第72-77页 |
| 3．4．1．3 上变频器的测试 | 第77-81页 |
| 3．4．1．4 末前级的测试 | 第81-84页 |
| 3．4．2 收发机射频前端的测试 | 第84-87页 |
| 3．4．3 各种非理想因素对射频电路性能的影响 | 第87-91页 |
| 小结 | 第91-93页 |
| 第四章 锁相环型频率合成器的CMOS实现 | 第93-141页 |
| 4．1 锁相环型频率合成器的总体结构 | 第93-95页 |
| 4．2 集成压控振荡器（VCO） | 第95-107页 |
| 4．2．1 正交压控振荡器 | 第95-104页 |
| 4．2．2 大调谐范围的压控振荡器 | 第104-107页 |
| 4．3 双模预分频器 | 第107-120页 |
| 4．3．1 使用相位开关技术的双模预分频器 | 第107-115页 |
| 4．3．2 使用动态电路技术的双模预分频器 | 第115-120页 |
| 4．4 锁相环型频率合成器的电路设计 | 第120-135页 |
| 4．5 锁相环型频率合成器的测试和分析 | 第135-139页 |
| 小结 | 第139-141页 |
| 第五章 总结 | 第141-145页 |
| 参考文献 | 第145-153页 |
| 致谢及声明 | 第153-154页 |
| 附录锁相环型频率合成器的封装图及管腿说明 | 第154-156页 |
| 个人简历、在学期间的研究成果及发表的学术论文 | 第156-158页 |