| 中文摘要 | 第1-10页 |
| 致谢 | 第10-11页 |
| 第一章 绪论 | 第11-31页 |
| 1．1 选题的意义 | 第11-13页 |
| 1．2 技术与发展现状综述 | 第13-29页 |
| 1．2．1 实时数字信号处理综述 | 第13-17页 |
| 1．2．2 并行处理技术综述 | 第17-22页 |
| 1．2．3 FPGA技术在高性能信息处理系统中的应用 | 第22-24页 |
| 1．2．4 VXI虚拟仪器技术综述 | 第24-29页 |
| 1．3 主要研究内容与论文结构 | 第29-31页 |
| 1．3．1 主要研究内容 | 第29页 |
| 1．3．2 论文结构 | 第29-31页 |
| 第二章 模块化多功能VXI总线平台——VVP平台 | 第31-62页 |
| 2．1 模块化多功能VXI总线平台的设计思想 | 第31-33页 |
| 2．1．1 模块化VXI总线平台的实现形式 | 第31-32页 |
| 2．1．2 多功能插板式VXI总线平台—VVP平台 | 第32-33页 |
| 2．2 VVP平台系统构成 | 第33-48页 |
| 2．2．1 VVP平台总体结构 | 第33-34页 |
| 2．2．2 VVP高速局部总线 | 第34-40页 |
| 2．2．2．1 数据传输总线DTB | 第34-37页 |
| 2．2．2．2 双层中断控制总线INTB | 第37-38页 |
| 2．2．2．3 信号连接通道SLC | 第38-39页 |
| 2．2．2．4 应用总线发生模块 | 第39-40页 |
| 2．2．3 VVP平台主板控者模块的设计 | 第40-48页 |
| 2．2．3．1 逻辑功能结构设计 | 第40-46页 |
| 2．2．3．2 FPGA电路实现 | 第46-48页 |
| 2．3 VVP平台存储区地址全透明映射策略 | 第48-56页 |
| 2．3．1 VVP平台存储区地址全透明映射策略 | 第48-52页 |
| 2．3．2 SHARC应用程序的Direct Host方式导入 | 第52-56页 |
| 2．3．2．1 SHARC的常规Host导入过程 | 第52-53页 |
| 2．3．2．2 Direct Host导入方法的实现 | 第53-56页 |
| 2．4 VVP平台多处理器并行扩展 | 第56-61页 |
| 2．4．1 基于共享存储器的多SHARC并行处理系统 | 第56-58页 |
| 2．4．2 分布式多SHARC并行处理系统 | 第58-60页 |
| 2．4．3 群式多SHARC并行处理系统 | 第60-61页 |
| 2．5 本章小结 | 第61-62页 |
| 第三章 动态可重构多SHARC并行系统设计实现 | 第62-98页 |
| 3．1 多处理器并行系统动态可重构的意义 | 第62-63页 |
| 3．2 基于动态可重配置FPGA的动态互连网络的设计思想 | 第63-65页 |
| 3．3 基于RTR技术的动态可重构多SHARC子系统的设计 | 第65-92页 |
| 3．3．1 局部重配置FPGA设计方法与流程 | 第65-68页 |
| 3．3．1．1 动态重配置时间对系统性能的影响 | 第65-67页 |
| 3．3．1．2 动态重配置FPGA系统设计流程 | 第67-68页 |
| 3．3．2 SpartanⅡ系列FPGA器件结构及配置特性 | 第68-72页 |
| 3．3．2．1 SpartanⅡ系列FPGA配置存储器结构 | 第69-72页 |
| 3．3．2．2 SpartanⅡ系列FPGA的并行配置端口 | 第72页 |
| 3．3．3 动态可重构多SHARC并行系统硬件构成 | 第72-79页 |
| 3．3．3．1 插板功能／控制寄存器电路 | 第74-78页 |
| 3．3．3．2 主板SHARC与SelectMap配置端口的接口电路 | 第78-79页 |
| 3．3．4 动态重构FPGA设计 | 第79-92页 |
| 3．3．4．1 FPGA逻辑功能设计 | 第80-87页 |
| 3．3．4．2 FPGA电路模块布局 | 第87-89页 |
| 3．3．4．4 递增式布线方法 | 第89-92页 |
| 3．4 动态可重构多SHARC并行系统的实例算法仿真 | 第92-97页 |
| 3．4．1 FFT并行算法 | 第93-94页 |
| 3．4．2 多SHARC系统模拟仿真 | 第94-97页 |
| 3．5 本章小结 | 第97-98页 |
| 第四章 分布式有限状态机性能模型的研究 | 第98-120页 |
| 4．1 并行系统性能模型的研究 | 第98-100页 |
| 4．1．1 并行系统性能特征分析 | 第98-99页 |
| 4．1．2 分布式FSM并行性能模型 | 第99-100页 |
| 4．2 动态可重构多SHARC并行系统的分布式FSM性能模型 | 第100-119页 |
| 4．2．1 VVP平台动态可重构多SHARC并行系统的任务调度分配策略 | 第100-103页 |
| 4．2．1．1 并行任务分配调度方案概述 | 第100-101页 |
| 4．2．1．2 VVP动态可重构并行系统的任务调度分配策略 | 第101-103页 |
| 4．2．2 DSP算法模型 | 第103-104页 |
| 4．2．3 分布式FSM模型定义 | 第104-106页 |
| 4．2．4 动态重配置多SHARC系统的并行层次 | 第106-107页 |
| 4．2．5 动态可重构多SHARC系统中DFSM模型结点 | 第107-112页 |
| 4．2．5．1 运行处理FSM结点（Executive FSM Node,E_Node） | 第108-110页 |
| 4．2．5．2 链路通道FSM（Link Channel FSM Node,LC_Node） | 第110-111页 |
| 4．2．5．3 重配置FSM（Run-time Reconfiguration FSM Node,RTR_Node） | 第111-112页 |
| 4．2．6 DFG到分布式FSM的映射 | 第112-117页 |
| 4．2．6．1 任务分配方案影响下DFG算法图到DFSM模型的映射 | 第113-115页 |
| 4．2．6．2 分布式FSM模型中各子FSM间逻辑通道的建立 | 第115-117页 |
| 4．2．7 并行FFT运算的建模仿真 | 第117-119页 |
| 4．3 本章小结 | 第119-120页 |
| 第五章 VVP平台的软件结构及设计方法 | 第120-133页 |
| 5．1 VVP虚拟仪器系统软件结构 | 第120-123页 |
| 5．1．1 VISA概述 | 第120-121页 |
| 5．1．2 VVP系统软件构成 | 第121-123页 |
| 5．2 VVP仪器驱动程序的设计 | 第123-127页 |
| 5．2．1 仪器驱动程序概述 | 第123-125页 |
| 5．2．2 驱动程序的设计原则与方法 | 第125-127页 |
| 5．3 仪器的软面板设计 | 第127-130页 |
| 5．4 图形化的VVP仪器应用程序设计方法 | 第130-132页 |
| 5．5 本章小结 | 第132-133页 |
| 第六章 结论与展望 | 第133-135页 |
| 6．1 结论 | 第133-134页 |
| 6．2 展望 | 第134-135页 |
| 参考文献 | 第135-144页 |
| 作者攻博期间完成的论文及科研工作 | 第144页 |
