| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-20页 |
| ·微处理器设计正面临挑战 | 第12-14页 |
| ·流体系结构 | 第14-15页 |
| ·流编程模型 | 第14页 |
| ·三级局部性 | 第14-15页 |
| ·三级并行性 | 第15页 |
| ·流体系结构的优点 | 第15-16页 |
| ·几种执行机制比较 | 第16-17页 |
| ·SIMD 与SISD | 第16页 |
| ·SIMD 和MIMD | 第16-17页 |
| ·课题研究意义和主要工作 | 第17-19页 |
| ·本文结构 | 第19-20页 |
| 第二章 X 处理器 | 第20-30页 |
| ·总体结构 | 第20-21页 |
| ·核级体系结构 | 第21-23页 |
| ·核级流水线 | 第23页 |
| ·流级体系结构 | 第23-25页 |
| ·指令格式 | 第25-26页 |
| ·核级指令结构 | 第25页 |
| ·流级指令结构 | 第25-26页 |
| ·三级存储模式 | 第26-27页 |
| ·X 处理器工作模式 | 第27-28页 |
| ·软件流水 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 流体系结构模拟器的设计方法 | 第30-37页 |
| ·总体设计思想 | 第30-32页 |
| ·设计目标 | 第30-31页 |
| ·模拟器结构 | 第31-32页 |
| ·模拟算法分析 | 第32-34页 |
| ·基于时钟周期的模拟算法 | 第32-33页 |
| ·带模块排序的周期模拟算法 | 第33-34页 |
| ·模拟程序中的类 | 第34页 |
| ·性能测试 | 第34-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 模拟器模拟速度的优化与实现 | 第37-57页 |
| ·用 Indirect Threaded 方法加速指令分派模拟 | 第37-44页 |
| ·模拟器功能单元模块 | 第37-39页 |
| ·Threaded code 以及threading 模式 | 第39-40页 |
| ·模拟器的线索化优化技术 | 第40-42页 |
| ·间接线索化方法优化 | 第42-44页 |
| ·浮点运算单元的模拟加速 | 第44-56页 |
| ·有关IEEE-754 标准 | 第44-46页 |
| ·浮点乘加单元模块分析 | 第46-56页 |
| ·本章小结 | 第56-57页 |
| 第五章 模拟器性能统计的完善 | 第57-70页 |
| ·核级性能统计 | 第57-60页 |
| ·功能单元利用率统计 | 第57-58页 |
| ·核级停顿周期数统计 | 第58-60页 |
| ·流级性能统计 | 第60-63页 |
| ·流级指令个数 | 第60-61页 |
| ·流缓冲器（SB）的数据传输总量 | 第61-62页 |
| ·访存地址trace 截取 | 第62-63页 |
| ·访存行为特征统计 | 第63-69页 |
| ·流存储控制系统寄存器 | 第63-65页 |
| ·X 处理器的寻址方式 | 第65-67页 |
| ·访存特征性能统计 | 第67-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 模拟验证和结果分析 | 第70-76页 |
| ·模拟环境和模拟结果验证 | 第70-71页 |
| ·模拟加速结果分析 | 第71-74页 |
| ·间接线索化方法加速结果 | 第71-72页 |
| ·浮点运算单元加速结果 | 第72-73页 |
| ·综合加速结果 | 第73-74页 |
| ·统计模块的完善 | 第74页 |
| ·本章小结 | 第74-76页 |
| 第七章 结束语 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-81页 |
| 作者在学期间取得的学术成果 | 第81页 |