| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 引言 | 第9-15页 |
| ·课题背景 | 第9-12页 |
| ·网络数据包深度内容过滤设备采用技术概要 | 第9-12页 |
| ·项目实用价值 | 第12-13页 |
| ·国内外研究动态 | 第13-14页 |
| ·国内研究动态 | 第13页 |
| ·国外研究动态 | 第13-14页 |
| ·项目目标及论文内容 | 第14-15页 |
| 第二章 网络数据包深度内容过滤设备功能分析与结构设计 | 第15-24页 |
| ·网络数据包深度内容过滤设备的网络拓扑结构 | 第15页 |
| ·网络数据包深度内容过滤设备的物理结构 | 第15-16页 |
| ·设备的吞吐率设计 | 第16-19页 |
| ·数据包过滤分阶段进行的必要性 | 第16-17页 |
| ·网络数据包深度内容过滤设备的过滤策略 | 第17-19页 |
| ·网络数据包深度内容过滤设备的功能模块分析 | 第19-22页 |
| ·网络数据包深度内容过滤设备的架构设计 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 访问控制逻辑的设计 | 第24-46页 |
| ·规则表逻辑的设计 | 第24-37页 |
| ·TCP/IP 的概述 | 第24-26页 |
| ·规则表设计方案 | 第26-32页 |
| ·规则表逻辑接口设计 | 第32-33页 |
| ·规则表的操作流程 | 第33-37页 |
| ·状态表逻辑的设计 | 第37-44页 |
| ·状态表逻辑设计 | 第38-41页 |
| ·状态表的逻辑接口设计 | 第41-42页 |
| ·状态表的操作流程 | 第42-44页 |
| ·本章小结 | 第44-46页 |
| 第四章 深度内容过滤的逻辑设计 | 第46-62页 |
| ·深度内容过滤模块的设计 | 第46-59页 |
| ·模式匹配的定义 | 第46-47页 |
| ·单模式匹配算法 | 第47-50页 |
| ·多模式匹配算法 | 第50-54页 |
| ·基于FPGA 多模式匹配通用实现算法 | 第54-57页 |
| ·内容匹配模块的实现 | 第57-59页 |
| ·过滤器的双缓冲方案 | 第59页 |
| ·内容匹配的并发设计---过滤器匹配模块组 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 网络数据包深度内容过滤设备的硬件设计 | 第62-73页 |
| ·FPGA 的选型 | 第62-63页 |
| ·PHY 芯片的选型 | 第63-65页 |
| ·规则表存储器件的选型 | 第65页 |
| ·数据包存储器件的选型 | 第65-68页 |
| ·硬件电源器件的选型 | 第68-70页 |
| ·系统时钟电路的选型 | 第70-71页 |
| ·系统硬件设计架构 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 网络数据包深度内容过滤设备FPGA 试验仿真 | 第73-82页 |
| ·zbtsram 控制模块的功能验证 | 第73-75页 |
| ·chipscope 波形 | 第74页 |
| ·综合结果 | 第74-75页 |
| ·DDR2 控制模块的功能验证 | 第75-78页 |
| ·chipscope 波形 | 第77页 |
| ·综合结果 | 第77-78页 |
| ·MAC 控制模块的功能验证 | 第78-81页 |
| ·chipscope 波形 | 第80页 |
| ·综合结果 | 第80-81页 |
| ·本章小结 | 第81-82页 |
| 第七章 结论 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |