基于FPGA的千兆误码检测仪设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-13页 |
| ·引言 | 第9-10页 |
| ·数字误码测试仪的发展现状 | 第10-11页 |
| ·本课题的研究目的和目标 | 第11页 |
| ·本文结构 | 第11-13页 |
| 第2章 误码检测设计原理 | 第13-21页 |
| ·伪随机序列介绍 | 第13-16页 |
| ·m序列的产生方法 | 第13-16页 |
| ·误码检测基本原理 | 第16-18页 |
| ·误码率定义 | 第16-17页 |
| ·误码测试分类 | 第17页 |
| ·m序列误码检测方法 | 第17-18页 |
| ·误码检测仪系统要求 | 第18页 |
| ·系统整体结构设计 | 第18-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 低速误码检测IP核设计 | 第21-30页 |
| ·串行m序列同步 | 第21-25页 |
| ·串行m序列中的滑码判断 | 第25-28页 |
| ·低速误码检测内核和仿真 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第4章 高速误码检测IP核设计 | 第30-42页 |
| ·并行m序列生成算法 | 第30-34页 |
| ·并行m序列生成和发送器 | 第34-37页 |
| ·并行m序列接收端同步码提取 | 第37页 |
| ·并行m序列接收和误码判断 | 第37-38页 |
| ·并行m序列误码计数模块 | 第38-40页 |
| ·高速误码仪控制接口 | 第40-41页 |
| ·高速误码检测内核的仿真 | 第41页 |
| ·本章小结 | 第41-42页 |
| 第5章 误码检测仪测试平台设计 | 第42-49页 |
| ·误码检测片上系统设计 | 第42页 |
| ·误码检测仪硬件 | 第42-43页 |
| ·上位机界面软件设计 | 第43-46页 |
| ·误码检测仪界面软件介绍 | 第44-46页 |
| ·误码检测功能测试 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第6章 总结与展望 | 第49-51页 |
| ·全文工作总结 | 第49-50页 |
| ·展望 | 第50-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-56页 |
| 作者在攻读硕士学位期间发表的论文 | 第56页 |
