忆阻逻辑电路及漏电流问题的研究
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 1 绪论 | 第8-17页 |
| 1.1 课题研究的背景和意义 | 第8-10页 |
| 1.2 忆阻器的国内外研究现状 | 第10-13页 |
| 1.3 本文的研究内容 | 第13-14页 |
| 1.4 论文结构 | 第14-17页 |
| 2 忆阻器模型 | 第17-22页 |
| 2.1 惠普忆阻模型 | 第17-18页 |
| 2.2 忆阻阈值模型 | 第18-19页 |
| 2.3 VTeam模型 | 第19-21页 |
| 2.4 本章小结 | 第21-22页 |
| 3 基于忆阻逻辑电路及全加器的设计 | 第22-40页 |
| 3.1 忆阻“与、或”逻辑门 | 第22-27页 |
| 3.2 忆阻“异或、同或”逻辑门 | 第27-30页 |
| 3.3 电压调整电路 | 第30-32页 |
| 3.4 忆阻全加器 | 第32-39页 |
| 3.5 本章小结 | 第39-40页 |
| 4 忆阻交叉阵列漏电流问题分析及新型写方式设计 | 第40-61页 |
| 4.1 单忆阻作为存储单元的交叉阵列 | 第40-43页 |
| 4.2 反串联忆阻交叉阵列 | 第43-46页 |
| 4.3 反串联忆阻交叉阵列写操作设计 | 第46-53页 |
| 4.4 基于忆阻器的数据运算及存储设计 | 第53-60页 |
| 4.5 本章小结 | 第60-61页 |
| 5 总结与展望 | 第61-63页 |
| 5.1 总结 | 第61-62页 |
| 5.2 展望 | 第62-63页 |
| 参考文献 | 第63-69页 |
| 致谢 | 第69-70页 |
| 附录 I 攻读硕士学位期间发表的论文 | 第70-71页 |
| 附录 II 攻读硕士学位期间参与的项目 | 第71页 |
