| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-15页 |
| 1.1 选题的研究背景及意义 | 第8-9页 |
| 1.2 弹载记录仪国内外研究现状 | 第9-13页 |
| 1.2.1 国外研究现状 | 第9-11页 |
| 1.2.2 国内研究现状 | 第11-13页 |
| 1.2.3 弹载记录仪信号处理方法现状 | 第13页 |
| 1.3 课题来源及主要工作 | 第13-14页 |
| 1.4 本章小结 | 第14-15页 |
| 2 弹载加速度记录仪及其硬件系统总体设计 | 第15-41页 |
| 2.1 系统整体设计原则 | 第15-16页 |
| 2.1.1 可实现功能性原则 | 第15-16页 |
| 2.1.2 最优结构原则 | 第16页 |
| 2.2 系统指标分析及总体方案 | 第16-22页 |
| 2.2.1 系统指标分析 | 第16-18页 |
| 2.2.1.1 系统指标 | 第16-17页 |
| 2.2.1.2 系统指标分析 | 第17页 |
| 2.2.1.3 炮射弹药大过载软件回收系统中的特殊指标 | 第17-18页 |
| 2.2.2 总体方案设计 | 第18-22页 |
| 2.2.2.1 系统设计与开发的步骤 | 第18页 |
| 2.2.2.2 系统总体设计 | 第18-21页 |
| 2.2.2.3 系统工作流程 | 第21-22页 |
| 2.3 弹载加速度记录仪系统模拟电路设计 | 第22-31页 |
| 2.3.1 电荷放大器模型 | 第22-26页 |
| 2.3.2 归一化电路模型 | 第26-28页 |
| 2.3.3 信号调理电路模型 | 第28-30页 |
| 2.3.4 系统级模拟电路UML模型 | 第30-31页 |
| 2.4 弹载加速度记录仪系统数字电路设计 | 第31-40页 |
| 2.4.1 FPGA核心控制模块模型 | 第31-34页 |
| 2.4.2 ADC模块模型 | 第34-36页 |
| 2.4.3 数据链路模块模型 | 第36-39页 |
| 2.4.4 系统级数字电路UML模型 | 第39-40页 |
| 2.5 本章小结 | 第40-41页 |
| 3 弹载加速度记录仪系统软件设计 | 第41-68页 |
| 3.1 弹载加速度记录仪系统软件设计总体思路 | 第41-43页 |
| 3.2 弹载加速度记录仪FPGA控制程序设计 | 第43-54页 |
| 3.2.1 SDRAM控制器模型 | 第44-47页 |
| 3.2.2 ADC控制器模型 | 第47-49页 |
| 3.2.3 FIFO控制器模型 | 第49-50页 |
| 3.2.4 FLASH控制器模型 | 第50-54页 |
| 3.3 弹载加速度记录仪数据链路驱动软件设计 | 第54-58页 |
| 3.4 弹载加速度记录仪加密模块程序设计 | 第58-60页 |
| 3.5 弹载加速度记录仪上位机软件设计 | 第60-63页 |
| 3.6 弹载加速度记录仪信号小波分析技术 | 第63-67页 |
| 3.6.1 小波分析概述 | 第63页 |
| 3.6.2 基于MATLAB的常用小波基函数 | 第63-65页 |
| 3.6.3 弹载加速度记录仪信号的小波分析 | 第65-67页 |
| 3.7 本章小结 | 第67-68页 |
| 4 弹载加速度记录仪系统实验及分析 | 第68-82页 |
| 4.1 弹载加速度记录仪系统功能模块调试 | 第68-74页 |
| 4.1.1 电荷放大器校准实验 | 第68-71页 |
| 4.1.1.1 研究方法 | 第68-69页 |
| 4.1.1.2 结果分析 | 第69-71页 |
| 4.1.2 ADC采集标定实验 | 第71-73页 |
| 4.1.3 FLASH芯片坏块检测实验 | 第73-74页 |
| 4.2 弹载加速度记录仪系统软件测试验证 | 第74-79页 |
| 4.2.1 下位机软件测试验证 | 第74-76页 |
| 4.2.2 上位机软件测试验证 | 第76页 |
| 4.2.3 小波分析测试验证 | 第76-79页 |
| 4.3 实弹试验 | 第79-81页 |
| 4.4 本章小结 | 第81-82页 |
| 5 总结和展望 | 第82-83页 |
| 5.1 论文总结 | 第82页 |
| 5.2 未来展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-87页 |
| 附录 | 第87页 |