| 致谢 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 课题来源及研究背景 | 第17-18页 |
| 1.1.1 课题来源 | 第17页 |
| 1.1.2 研究背景 | 第17-18页 |
| 1.2 课题研究的意义 | 第18-20页 |
| 1.3 国内外研究现状 | 第20-22页 |
| 1.4 课题研究的主要内容及论文章节安排 | 第22-23页 |
| 第二章 控制系统总体设计 | 第23-37页 |
| 2.1 压缩感知理论与DMD | 第23-24页 |
| 2.1.1 压缩感知理论 | 第23页 |
| 2.1.2 测量矩阵与DMD | 第23-24页 |
| 2.2 DMD芯片 | 第24-27页 |
| 2.2.1 DMD简介 | 第24-27页 |
| 2.2.2 DMD选型 | 第27页 |
| 2.3 FPGA芯片 | 第27-30页 |
| 2.3.1 FPGA简介 | 第27-28页 |
| 2.3.2 FPGA选型 | 第28-30页 |
| 2.4 DDR2 SDRAM芯片 | 第30-32页 |
| 2.5 硬件描述语言 | 第32-33页 |
| 2.6 开发工具和开发流程 | 第33-34页 |
| 2.6.1 开发工具 | 第33页 |
| 2.6.2 开发流程 | 第33-34页 |
| 2.7 系统设计 | 第34-36页 |
| 2.7.1 单光子时间分辨成像光谱仪原理 | 第34-35页 |
| 2.7.2 光路控制系统设计 | 第35-36页 |
| 2.8 本章小结 | 第36-37页 |
| 第三章 基于Xilinx IP核的DDR2 SDRAM应用接口设计 | 第37-56页 |
| 3.1 DDR2 SDRAM工作原理 | 第37-43页 |
| 3.1.1 DDR2 SDRAM内部结构 | 第37页 |
| 3.1.2 DDR2 SDRAM主要引脚信号 | 第37-38页 |
| 3.1.3 DDR2 SDRAM基本操作命令 | 第38-40页 |
| 3.1.4 DDR2 SDRAM初始化 | 第40-41页 |
| 3.1.5 DDR2 SDRAM模式寄存器 | 第41-43页 |
| 3.2 DDR2 SDRAM应用接口设计 | 第43-54页 |
| 3.2.1 命令模块 | 第46-48页 |
| 3.2.2 控制模块 | 第48-51页 |
| 3.2.3 读数据通道 | 第51-53页 |
| 3.2.4 写数据通道 | 第53-54页 |
| 3.3 Xilinx DDR2 SDRAM控制器IP核 | 第54-55页 |
| 3.4 本章小结 | 第55-56页 |
| 第四章 DMD控制器设计 | 第56-79页 |
| 4.1 DMD接口参数与操作 | 第56-59页 |
| 4.1.1 DMD接口参数 | 第56-57页 |
| 4.1.2 DMD操作 | 第57-59页 |
| 4.2 DAD2000芯片功能 | 第59-60页 |
| 4.2.1 DAD2000主要引脚说明 | 第59页 |
| 4.2.2 DAD2000功能 | 第59-60页 |
| 4.3 DDC4100接口 | 第60-62页 |
| 4.3.1 主控FPGA与DDC4100接口 | 第60页 |
| 4.3.2 DDC4100与DMD接口 | 第60-61页 |
| 4.3.3 DDC4100与DAD2000接口 | 第61-62页 |
| 4.4 DDC4100操作原理 | 第62-67页 |
| 4.4.1 时钟和复位输入 | 第62-63页 |
| 4.4.2 数据输入操作 | 第63页 |
| 4.4.3 块操作 | 第63-66页 |
| 4.4.4 接口训练模式 | 第66-67页 |
| 4.5 DMD控制器设计 | 第67-78页 |
| 4.5.1 PLL模块 | 第70-71页 |
| 4.5.2 主控模块 | 第71-73页 |
| 4.5.3 数据重组模块 | 第73-74页 |
| 4.5.4 差分模块 | 第74-77页 |
| 4.5.5 地址/命令模块 | 第77-78页 |
| 4.6 本章小结 | 第78-79页 |
| 第五章 仿真与验证 | 第79-87页 |
| 5.1 DDR2 SDRAM应用接口仿真 | 第79-82页 |
| 5.1.1 命令模块仿真 | 第79页 |
| 5.1.2 控制模块仿真 | 第79-80页 |
| 5.1.3 读数据通道仿真 | 第80页 |
| 5.1.4 写数据通道仿真 | 第80-81页 |
| 5.1.5 顶层模块仿真 | 第81-82页 |
| 5.2 DMD控制器仿真 | 第82-85页 |
| 5.2.1 PLL模块仿真 | 第82页 |
| 5.2.2 主控模块仿真 | 第82-83页 |
| 5.2.3 数据重组模块仿真 | 第83页 |
| 5.2.4 差分模块仿真 | 第83-84页 |
| 5.2.5 地址命令模块仿真 | 第84页 |
| 5.2.6 DMD控制器顶层仿真 | 第84-85页 |
| 5.3 验证 | 第85-86页 |
| 5.4 本章小结 | 第86-87页 |
| 第六章 总结与展望 | 第87-88页 |
| 6.1 总结 | 第87页 |
| 6.2 展望 | 第87-88页 |
| 参考文献 | 第88-90页 |
| 攻读硕士学位期间的学术活动及成果情况 | 第90-91页 |