基于多项式基底的字串行乘法器设计与实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景及研究的目的和意义 | 第8-10页 |
| 1.2 研究现状 | 第10-11页 |
| 1.3 本文主要工作 | 第11-12页 |
| 1.4 本文的章节安排 | 第12-14页 |
| 第2章 有限域下多项式乘法基础 | 第14-23页 |
| 2.1 有限域 | 第14-16页 |
| 2.1.1 基本运算规则 | 第14页 |
| 2.1.2 域元素表达 | 第14-16页 |
| 2.2 多项式乘法器基础 | 第16-22页 |
| 2.2.1 多项式基底乘法 | 第16-17页 |
| 2.2.2 Two-wayTMVP | 第17-21页 |
| 2.2.3 TMVP的k-way分解 | 第21-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第3章 字串行乘法器结构设计 | 第23-36页 |
| 3.1 MPB基底的提出 | 第23-24页 |
| 3.2 双基底乘法的设计 | 第24-27页 |
| 3.3 K-way分解法 | 第27-29页 |
| 3.4 双基底乘法器结构设计 | 第29-35页 |
| 3.4.1 乘法器结构设计 | 第29-32页 |
| 3.4.2 乘法器复杂度分析 | 第32-35页 |
| 3.5 本章小结 | 第35-36页 |
| 第4章 基于FPGA的多项式乘法实现 | 第36-53页 |
| 4.1 移位相加法的改进与实现 | 第36-38页 |
| 4.1.1 算法原理 | 第36-37页 |
| 4.1.2 功能仿真验证 | 第37-38页 |
| 4.2 Two-way TMVP方法的实现 | 第38-51页 |
| 4.2.1 算法原理及逻辑结构图 | 第38-48页 |
| 4.2.2 功能仿真验证 | 第48-50页 |
| 4.2.3 硬件实现 | 第50-51页 |
| 4.3 硬件资源利用率比较 | 第51-52页 |
| 4.4 本章小结 | 第52-53页 |
| 结论 | 第53-55页 |
| 参考文献 | 第55-60页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第60-62页 |
| 致谢 | 第62页 |
