| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略词表 | 第12-13页 |
| 第一章 绪论 | 第13-21页 |
| 1.1 研究的背景和意义 | 第13-15页 |
| 1.2 Pipelined-SAR ADC研究现状与发展趋势 | 第15-20页 |
| 1.2.1 单通道Pipelined-SAR ADC | 第16-17页 |
| 1.2.2 多通道分时交替Pipelined-SAR ADC | 第17-19页 |
| 1.2.3 数字校准Pipelined-SAR ADC | 第19-20页 |
| 1.3 本论文的目的和结构安排 | 第20-21页 |
| 第二章 Pipeline ADC结构分析 | 第21-33页 |
| 2.1 Pipeline ADC工作原理 | 第21-22页 |
| 2.2 Pipeline ADC中的基本模块 | 第22-29页 |
| 2.2.1 前端采样和保持电路 | 第23-25页 |
| 2.2.2 Sub ADC的常用结构 | 第25-27页 |
| 2.2.3 余量增益电路 | 第27-29页 |
| 2.3 Pipeline ADC非理想因素的影响 | 第29-32页 |
| 2.3.1 比较器失调电压 | 第29-30页 |
| 2.3.2 MOS开关的非线性 | 第30页 |
| 2.3.3 运放的增益误差和非线性误差 | 第30-31页 |
| 2.3.4 电容失配 | 第31-32页 |
| 2.4 本章小结 | 第32-33页 |
| 第三章 SAR ADC结构分析 | 第33-43页 |
| 3.1 SAR ADC的基本结构和工作原理 | 第33-35页 |
| 3.2 SAR ADC性能提高技术 | 第35-42页 |
| 3.2.1 异步时序控制技术 | 第35-37页 |
| 3.2.2 冗余位技术 | 第37-38页 |
| 3.2.3 每比较周期多比特量化技术 | 第38-39页 |
| 3.2.4 电容阵列开关能耗高效技术 | 第39-42页 |
| 3.3 本章小结 | 第42-43页 |
| 第四章 高精度中速低功耗Pipelined SAR ADC设计 | 第43-65页 |
| 4.1 Pipelined SAR ADC的结构优势分析 | 第43-50页 |
| 4.1.1 ADC功耗 | 第44-45页 |
| 4.1.2 ADC线性度 | 第45-46页 |
| 4.1.3 输入采样准确度 | 第46-48页 |
| 4.1.4 相位失配和时钟偏移误差 | 第48页 |
| 4.1.5 残差信号放大一半的优势 | 第48-50页 |
| 4.2 Pipelined SAR ADC的关键电路设计 | 第50-64页 |
| 4.2.1 采样开关 | 第50-52页 |
| 4.2.2 比较器 | 第52-57页 |
| 4.2.3 比较器的亚稳态 | 第57-58页 |
| 4.2.4 运算放大器 | 第58-60页 |
| 4.2.5 Sub SAR ADC合并电容开关技术 | 第60-63页 |
| 4.2.6 数字误差校正技术 | 第63-64页 |
| 4.3 本章小结 | 第64-65页 |
| 第五章 12-bit 50MS/s Pipelined SAR ADC的电路设计与仿真 | 第65-84页 |
| 5.1 Pipelined SAR ADC系统设计 | 第65-66页 |
| 5.2 Pipelined SAR ADC电路设计与实现 | 第66-80页 |
| 5.2.1 自举开关设计 | 第66-68页 |
| 5.2.2 高速低功耗比较器设计 | 第68-71页 |
| 5.2.3 级间运算放大器设计 | 第71-74页 |
| 5.2.4 第一级SAR ADC与MDAC设计 | 第74-75页 |
| 5.2.5 第二级SAR ADC设计 | 第75-76页 |
| 5.2.6 异步数字控制逻辑设计 | 第76-80页 |
| 5.3 Pipelined SAR ADC仿真和分析 | 第80-83页 |
| 5.4 本章小结 | 第83-84页 |
| 第六章 总结与展望 | 第84-86页 |
| 6.1 工作总结 | 第84-85页 |
| 6.2 展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-93页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第93-94页 |
