| 中文摘要 | 第3-4页 |
| 英文摘要 | 第4-5页 |
| 1 绪论 | 第8-12页 |
| 1.1 课题研究背景 | 第8-9页 |
| 1.2 数字调制解调技术研究现状 | 第9-11页 |
| 1.2.1 数字调制解调技术 | 第9-10页 |
| 1.2.2 FPGA的发展概况 | 第10-11页 |
| 1.3 本文的主要工作 | 第11-12页 |
| 2 B/QPSK解调基本原理 | 第12-28页 |
| 2.1 相移键控 | 第12-13页 |
| 2.1.1 二进制相移键控(BPSK) | 第12页 |
| 2.1.2 正交相移键控(QPSK) | 第12-13页 |
| 2.2 采样定理 | 第13-15页 |
| 2.2.1 Nyquist采样定理 | 第14页 |
| 2.2.2 中频采样原理 | 第14-15页 |
| 2.2.3 带通采样定理 | 第15页 |
| 2.3 载波同步 | 第15-22页 |
| 2.3.1 载波同步技术 | 第16-19页 |
| 2.3.2 载波相位误差对解调的影响 | 第19-22页 |
| 2.4 位同步 | 第22-26页 |
| 2.4.1 延迟相干法位定时信息提取 | 第22-23页 |
| 2.4.2 数字锁相环法实现位同步 | 第23-26页 |
| 2.5 本章小结 | 第26-28页 |
| 3 B/QPSK解调关键技术及FPGA实现 | 第28-54页 |
| 3.1 数字下变频技术的研究和设计 | 第29-35页 |
| 3.1.1 信号速率降采样原理 | 第30页 |
| 3.1.2 信号速率升采样原理 | 第30-31页 |
| 3.1.3 B/QPSK解调系统中CIC滤波器的设计 | 第31-32页 |
| 3.1.4 CIC模块的FPGA实现 | 第32-33页 |
| 3.1.5 信号成型滤波仿真及实现 | 第33-35页 |
| 3.2 载波同步及FPGA实现 | 第35-44页 |
| 3.2.1 COSTAS环工作原理 | 第36页 |
| 3.2.2 BPSK/QPSK鉴相器设计 | 第36-38页 |
| 3.2.3 开关电路 | 第38页 |
| 3.2.4 数字解调NCO参数的设计 | 第38-40页 |
| 3.2.5 环路滤波器设计 | 第40-44页 |
| 3.3 位定时同步算法改进和FPGA实现 | 第44-48页 |
| 3.3.1 传统超前-滞后型同步法 | 第44-46页 |
| 3.3.2 超前-滞后位同步算法的改进 | 第46-47页 |
| 3.3.3 位同步算法的MATLAB仿真验证 | 第47-48页 |
| 3.4 BPSK/QPSK码元解模糊 | 第48-53页 |
| 3.4.1 解调中码元模糊原理 | 第48-50页 |
| 3.4.2 BPSK解调码元恢复 | 第50-52页 |
| 3.4.3 QPSK解调码元恢复 | 第52-53页 |
| 3.5 本章小结 | 第53-54页 |
| 4 B/QPSK解调系统的调试和验证 | 第54-70页 |
| 4.1 DSP设计方案 | 第54-55页 |
| 4.2 解调界面处理系统的设计和实现 | 第55-57页 |
| 4.3 B/QPSK解调系统中重要指标的验证 | 第57-68页 |
| 4.3.1 星座图的测试和验证 | 第57-64页 |
| 4.3.2 眼图的测试和验证 | 第64-66页 |
| 4.3.3 数字解调码元恢复的测试和验证 | 第66-68页 |
| 4.4 本章小结 | 第68-70页 |
| 5 总结与展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-74页 |