| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 缩略词表 | 第13-15页 |
| 第一章 绪论 | 第15-22页 |
| 1.1 系统级芯片在软件无线电中的应用 | 第15-16页 |
| 1.2 数字信道化接收机的发展现状 | 第16-18页 |
| 1.3 本次设计的课题背景及意义 | 第18-21页 |
| 1.4 本文的主要工作和结构安排 | 第21-22页 |
| 第二章 数字信道化接收机的相关理论 | 第22-35页 |
| 2.1 采样定理 | 第22-23页 |
| 2.1.1 奈奎斯特采样定理 | 第22页 |
| 2.1.2 带通采样定理 | 第22-23页 |
| 2.2 多速率数字信号处理 | 第23-30页 |
| 2.2.1 整数倍抽取与内插 | 第23-26页 |
| 2.2.2 分数倍采样率变换 | 第26-27页 |
| 2.2.3 多相滤波器结构 | 第27-30页 |
| 2.3 数字信道化接收机的关键技术 | 第30-34页 |
| 2.3.1 DDC的原理与基本结构 | 第30页 |
| 2.3.2 NCO的实现方案 | 第30-33页 |
| 2.3.3 基于数字信道化的并行多路数字接收机 | 第33-34页 |
| 2.4 本章小结 | 第34-35页 |
| 第三章 接收机的信道数字化算法研究 | 第35-55页 |
| 3.1 信道化技术 | 第35-37页 |
| 3.2 接收机的数字信道化模型 | 第37页 |
| 3.3 接收机数字信道化的高效结构 | 第37-43页 |
| 3.3.1 基于多相DFT的数字信道化高效结构 | 第38-42页 |
| 3.3.2 基于WOLA的数字信道化高效结构 | 第42-43页 |
| 3.4 信道化接收机相关问题的研究 | 第43-47页 |
| 3.4.1 信道覆盖盲区 | 第43-46页 |
| 3.4.2 相邻信道模糊 | 第46页 |
| 3.4.3 大带宽信号跨信道 | 第46-47页 |
| 3.5 基于多相DFT的数字信道化结构的建模及仿真 | 第47-54页 |
| 3.5.1 原型低通滤波器的仿真设计 | 第47-49页 |
| 3.5.2 数字信道化的仿真 | 第49-50页 |
| 3.5.3 仿真结果 | 第50-54页 |
| 3.6 本章小结 | 第54-55页 |
| 第四章 基于多相DFT的64路并行数字接收机的FPGA实现 | 第55-82页 |
| 4.1 FPGA简介 | 第55-57页 |
| 4.2 数字信道化模块 | 第57-66页 |
| 4.2.1 串并转换模块 | 第59-60页 |
| 4.2.2 多相分支滤波器模块 | 第60页 |
| 4.2.3 并串转换模块 | 第60-61页 |
| 4.2.4 数据缓存模块 | 第61-64页 |
| 4.2.5 IDFT模块 | 第64-66页 |
| 4.3 信道选择模块 | 第66-68页 |
| 4.4 混频模块 | 第68-70页 |
| 4.5 抽取器 | 第70-74页 |
| 4.5.1 CIC+HB实现数据抽取 | 第70-72页 |
| 4.5.2 FIR精细滤波器设计 | 第72-73页 |
| 4.5.3 抽取器的接口描述 | 第73-74页 |
| 4.6 64路并行多路DDC的FPGA仿真测试 | 第74-81页 |
| 4.6.1 数字信道化及64路并行DDC的整体测试 | 第75-79页 |
| 4.6.2 64路并行多路DDC的可选带宽测试 | 第79-81页 |
| 4.7 本章小结 | 第81-82页 |
| 第五章 总结与展望 | 第82-84页 |
| 5.1 总结 | 第82页 |
| 5.2 展望 | 第82-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-89页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第89页 |
