H.264视频编码算法的并行优化
摘要 | 第1-5页 |
ABSTRACT | 第5-9页 |
第一章 绪论 | 第9-12页 |
·课题背景及研究意义 | 第9-11页 |
·本文结构安排 | 第11-12页 |
第二章 SSE与CUDA并行架构 | 第12-24页 |
·基于SSE的SIMD架构 | 第12-13页 |
·GPU发展简史 | 第13-17页 |
·硬件T&L与固定流水线 | 第13-14页 |
·Shader与可编程流水线 | 第14-15页 |
·统一流处理器 | 第15-16页 |
·GPU架构的天然并行性 | 第16-17页 |
·CUDA简介 | 第17-24页 |
·CUDA硬件层级 | 第17-19页 |
·CUDA逻辑层级 | 第19-21页 |
·CUDA的限制与优化 | 第21-22页 |
·CUDA的语法规范 | 第22-24页 |
第三章 H.264编码算法分析 | 第24-34页 |
·H.264编码流程概览 | 第24-28页 |
·基于分块的视频编码 | 第24-26页 |
·H.264的运动估计 | 第26-28页 |
·各类运动估计算法的比较 | 第28-32页 |
·全搜索以及快速全搜索 | 第29-30页 |
·快速运动估计算法 | 第30-32页 |
·各层次的并行可行性 | 第32-33页 |
·并行运动估计算法的缺陷 | 第33-34页 |
第四章 基于CUDA的H.264并行编码优化 | 第34-57页 |
·并行全搜索 | 第34-39页 |
·基于SSE的优化 | 第34-36页 |
·基于CUDA的优化 | 第36-39页 |
·优化结果 | 第39页 |
·JM参考模型分析 | 第39-42页 |
·JM参考模型简介 | 第39-40页 |
·JM中的几个重要参数 | 第40-42页 |
·P帧与B帧的并行优化 | 第42-50页 |
·SAD运算的并行化 | 第43-44页 |
·Shared Memory优化 | 第44-47页 |
·IO优化 | 第47-48页 |
·B帧编码的并行优化 | 第48-50页 |
·实验结果 | 第50-57页 |
·实验环境 | 第50页 |
·数据有效性 | 第50-53页 |
·编码速度对比 | 第53-57页 |
第五章 总结与展望 | 第57-59页 |
参考文献 | 第59-61页 |
致谢 | 第61-62页 |
攻读硕士学位期间发表的论文 | 第62页 |