| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第13-16页 |
| 1.1 课题背景 | 第13-14页 |
| 1.2 频率合成技术发展概述 | 第14-15页 |
| 1.3 本设计主要工作概述 | 第15-16页 |
| 第2章 DDS的原理、结构及特点 | 第16-22页 |
| 2.1 DDS的原理及特点 | 第16页 |
| 2.2 DDS的结构 | 第16-19页 |
| 2.2.1 相位累加器 | 第17-18页 |
| 2.2.2 波形存储器 | 第18-19页 |
| 2.3 DDS输出信号的杂散分析 | 第19页 |
| 2.4 DDS杂散抑制方法 | 第19-20页 |
| 2.4.1 ROM幅度表压缩技术 | 第19-20页 |
| 2.4.2 抖动注入技术 | 第20页 |
| 2.5 FPGA | 第20-21页 |
| 2.6 本章小结 | 第21-22页 |
| 第3章 信号发生器设计 | 第22-29页 |
| 3.1 性能指标 | 第22页 |
| 3.2 总体设计方案 | 第22-28页 |
| 3.2.1 系统框图 | 第23-24页 |
| 3.2.2 芯片选型 | 第24-25页 |
| 3.2.3 FPGA(EP3C5E144C8N) 芯片原理介绍 | 第25页 |
| 3.2.4 MC8051单片机介绍 | 第25-28页 |
| 3.3 本章小结 | 第28-29页 |
| 第4章 系统硬件设计 | 第29-57页 |
| 4.1 电路设计软件ALTIUM DESIGNER简介 | 第29-30页 |
| 4.2 信号产生与控制电路 | 第30-34页 |
| 4.2.1 建立Quartus II工程 | 第30-34页 |
| 4.3 分模块编辑设计文件并使用时序仿真验证结果 | 第34-53页 |
| 4.3.1 分频计数器模块设计 | 第34-39页 |
| 4.3.2 按键消抖模块设计 | 第39-41页 |
| 4.3.3 波形控制模块设计 | 第41-42页 |
| 4.3.4 波形数据储存模块设计 | 第42-45页 |
| 4.3.5 简单波形发生器顶层设计 | 第45-47页 |
| 4.3.6 人机交互 | 第47-49页 |
| 4.3.7 控制器的几种算法 | 第49-51页 |
| 4.3.8 滤波器的设计 | 第51-53页 |
| 4.4 PCB的电磁兼容设计 | 第53-55页 |
| 4.4.1 电源与地的防干扰处理 | 第53页 |
| 4.4.2 数模隔离 | 第53-54页 |
| 4.4.3 元件布局和布线的规则 | 第54-55页 |
| 4.5 引脚设置与硬件验证 | 第55-56页 |
| 4.5.1 引脚设置 | 第55-56页 |
| 4.6 本章小结 | 第56-57页 |
| 第5章 系统软件设计 | 第57-60页 |
| 5.1 软件系统总框架 | 第57-59页 |
| 5.2 程序流程图 | 第59页 |
| 5.3 本章小结 | 第59-60页 |
| 第6章 系统的调试与测试 | 第60-68页 |
| 6.1 硬件功能调试 | 第60-61页 |
| 6.2 软件功能调试 | 第61-65页 |
| 6.2.1 硬件验证 | 第61-65页 |
| 6.3 性能测试 | 第65-67页 |
| 6.3.1 波形和频率精度测试 | 第65-66页 |
| 6.3.2 频谱测试 | 第66-67页 |
| 6.3.3 系统改进思路 | 第67页 |
| 6.4 本章小结 | 第67-68页 |
| 结论与展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 附录A 系统实物图及测试波形图 | 第74-78页 |
| 附录B 8051 系列单片机汇编语言指令速查表 | 第78-85页 |
| 附录C 项目设计与实现部分源代码 | 第85-122页 |