基于FPGA的雷达时序控制器设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题背景 | 第9页 |
| ·雷达时序控制器以及FPGA 技术 | 第9-12页 |
| ·高速芯片发展与高速数字电路设计 | 第12-14页 |
| ·本文的主要工作 | 第14-15页 |
| 第二章 雷达时序控制器系统设计及器件选型 | 第15-30页 |
| ·雷达时序控制器系统框架 | 第15-18页 |
| ·系统器件选型以及接口选取 | 第18-29页 |
| ·FPGA 控制芯片及配置芯片选型 | 第18-24页 |
| ·串行通信接口以及相关芯片选取 | 第24-26页 |
| ·多路信号接口以及相关芯片选取 | 第26-28页 |
| ·电源方案以及相关芯片选取 | 第28-29页 |
| ·控制器系统设计以及器件选型小结 | 第29-30页 |
| 第三章 雷达时序控制器的硬件设计 | 第30-51页 |
| ·雷达时序控制器的原理图设计 | 第30-36页 |
| ·FPGA 接口选取以及串行配置电路 | 第31-32页 |
| ·串行数据通信原理图设计 | 第32页 |
| ·输入保护电路以及输出驱动电路设计 | 第32-35页 |
| ·电源电路以及FPGA 电压选取设计 | 第35-36页 |
| ·雷达时序控制器的板级设计 | 第36-43页 |
| ·电路板叠层选择及封装设计 | 第37-38页 |
| ·电路板电源部分设计 | 第38-41页 |
| ·电路板约束条件下布线 | 第41-43页 |
| ·雷达时序控制器电路板后仿真 | 第43-49页 |
| ·后仿真前的准备工作 | 第44-45页 |
| ·设计规则放宽的后仿真 | 第45页 |
| ·提取实体拓扑结构的后仿真 | 第45-49页 |
| ·雷达时序控制器硬件设计小结 | 第49-51页 |
| 第四章 雷达时序控制器的FPGA 设计 | 第51-73页 |
| ·基于HDL 的FPGA 设计与有限状态机 | 第51-53页 |
| ·雷达时序控制器的FPGA 设计 | 第53-72页 |
| ·窄脉冲产生模块设计 | 第54-57页 |
| ·计算机控制数据接收、分离及回传电路 | 第57-64页 |
| ·采样提前量计算以及采样次数计算模块 | 第64-67页 |
| ·状态输出以及状态复位电路 | 第67-69页 |
| ·编码脉冲产生器电路 | 第69-71页 |
| ·雷达时序控制器连线及综合 | 第71-72页 |
| ·雷达时序控制器FPGA 设计小结 | 第72-73页 |
| 第五章 雷达时序控制器硬件调试 | 第73-80页 |
| ·雷达时序控制器硬件测试 | 第73-74页 |
| ·雷达时序控制器硬件调试 | 第74-80页 |
| 第六章 论文总结 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 在学期间研究成果 | 第84-85页 |
