| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 选题背景 | 第9-10页 |
| 1.1.1 可信系统概述 | 第9页 |
| 1.1.2 TPM模块概述 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 芯片开发流程 | 第11-12页 |
| 1.4 本文结构组成 | 第12-14页 |
| 第2章 安全架构 | 第14-20页 |
| 2.1 密码学基础 | 第14-16页 |
| 2.2 安全需求分析 | 第16页 |
| 2.2.1 互联网方面 | 第16页 |
| 2.2.2 嵌入式控制方面 | 第16页 |
| 2.3 TPM中的模块 | 第16-18页 |
| 2.3.1 处理器和总线 | 第16-17页 |
| 2.3.2 随机数生成 | 第17页 |
| 2.3.3 设备访问权限 | 第17-18页 |
| 2.3.4 算法模块实现 | 第18页 |
| 2.4 启动与调试 | 第18-20页 |
| 2.4.1 芯片启动控制 | 第18-19页 |
| 2.4.2 调试模式保护 | 第19-20页 |
| 第3章 AES算法的硬件实现 | 第20-35页 |
| 3.1 AES算法的数学基础 | 第20-22页 |
| 3.2 AES算法加解密流程及实现 | 第22-28页 |
| 3.2.1 AES算法加解密流程 | 第22-24页 |
| 3.2.2 SubBytes与InvSubBytes | 第24-26页 |
| 3.2.3 ShiftRows与InvShiftRows | 第26页 |
| 3.2.4 Mixcolumns与Inv MixColumns | 第26-27页 |
| 3.2.5 AddRoundKey与InvAddRoundkey | 第27页 |
| 3.2.6 密钥扩展算法 | 第27-28页 |
| 3.3 功耗攻击描述及抗功耗攻击措施分析 | 第28-31页 |
| 3.3.1 DPA的攻击过程 | 第28-29页 |
| 3.3.2 抗功耗攻击的措施 | 第29页 |
| 3.3.3 AES算法的DPA攻击与防护 | 第29-31页 |
| 3.4 带掩膜的AES算法的硬件实现框图 | 第31-33页 |
| 3.5 功能仿真分析 | 第33-35页 |
| 第4章 RSA算法的硬件实现 | 第35-47页 |
| 4.1 RSA算法的数学基础 | 第35-37页 |
| 4.1.1 数论基础 | 第35-36页 |
| 4.1.2 模运算 | 第36页 |
| 4.1.3 欧拉定理与费尔马定理 | 第36-37页 |
| 4.2 RSA算法描述 | 第37-42页 |
| 4.2.1 大素数的生成 | 第37页 |
| 4.2.2 RSA的计算过程 | 第37-38页 |
| 4.2.3 参数的选择 | 第38页 |
| 4.2.4 模幂算法 | 第38-40页 |
| 4.2.5 模乘算法 | 第40-41页 |
| 4.2.6 加法运算 | 第41-42页 |
| 4.3 RSA算法的硬件实现框图 | 第42-45页 |
| 4.4 功能仿真分析 | 第45-47页 |
| 第5章 SHA算法的硬件实现 | 第47-53页 |
| 5.1 SHA算法描述 | 第47-49页 |
| 5.2 SHA算法的硬件实现框图 | 第49-51页 |
| 5.2.1 Hash_wrapper模块 | 第49-50页 |
| 5.2.2 Hash_engine模块 | 第50-51页 |
| 5.3 功能仿真分析 | 第51-53页 |
| 总结与展望 | 第53-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 附录A 攻读硕士学位期间发表的论文 | 第58页 |
