| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 1 绪论 | 第8-14页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 研究现状及发展趋势 | 第9-12页 |
| 1.2.1 VSC-HVDC在电网同期并列领域的研究 | 第9-10页 |
| 1.2.2 电网失步解列的研究 | 第10-11页 |
| 1.2.3 解列与并列综合控制的研究 | 第11-12页 |
| 1.3 本文的主要研究工作 | 第12-14页 |
| 2 VSC-HVDC实现电网同期并列的研究 | 第14-24页 |
| 2.1 VSC-HVDC实现电网同期并列的原理 | 第15-16页 |
| 2.2 VSC-HVDC并网系统的控制策略研究 | 第16-23页 |
| 2.2.1 并网系统的数学模型分析 | 第16-19页 |
| 2.2.2 两侧换流器的控制方式 | 第19-23页 |
| 2.3 本章小结 | 第23-24页 |
| 3 VSC-HVDC并网控制器中加入失步解列判据 | 第24-32页 |
| 3.1 失步解列判据分析 | 第24-29页 |
| 3.1.1 视在阻抗角原理的解列判据 | 第25页 |
| 3.1.2 有功功率型解列判据 | 第25-26页 |
| 3.1.3 视在阻抗轨迹的解列判据 | 第26页 |
| 3.1.4 Ucosj 失步解列判据 | 第26-28页 |
| 3.1.5 联络线两端相角差失步解列判据 | 第28-29页 |
| 3.2 加入联络线加权振荡电流最大值启动判据的失步解列复合判据 | 第29-31页 |
| 3.3 本章小结 | 第31-32页 |
| 4 解列与并列综合控制仿真及分析 | 第32-42页 |
| 4.1 仿真实验 | 第32-37页 |
| 4.2 解列与并列综合控制策略仿真 | 第37-41页 |
| 4.3 本章小结 | 第41-42页 |
| 5 VSC-HVDC复合系统实验装置的调试 | 第42-54页 |
| 5.1 VSC-HVDC复合系统实验装置的硬件介绍 | 第42-43页 |
| 5.2 VSC-HVDC复合系统实验装置软件算法的研究 | 第43-48页 |
| 5.2.1 系统主程序流程图 | 第44-46页 |
| 5.2.2 ADC采集程序的实现 | 第46-47页 |
| 5.2.3 SVPWM算法在DSP中的实现 | 第47-48页 |
| 5.3 实验及分析 | 第48-53页 |
| 5.4 本章小结 | 第53-54页 |
| 6 结论与展望 | 第54-56页 |
| 6.1 结论 | 第54页 |
| 6.2 展望 | 第54-56页 |
| 致谢 | 第56-58页 |
| 参考文献 | 第58-62页 |
| 参加项目与发表论文情况 | 第62页 |
| 一、参加科研项目情况 | 第62页 |
| 二、发表论文情况 | 第62页 |
