| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-17页 |
| 1.1 课题研究的背景及意义 | 第8-12页 |
| 1.1.1 集成电路的发展 | 第8-10页 |
| 1.1.2 集成电路设计理念的革命 | 第10-12页 |
| 1.2 深亚微米SoC的电源网络设计 | 第12-15页 |
| 1.2.1 深亚微米SoC物理设计的难点与挑战 | 第12-13页 |
| 1.2.2 深亚微米SoC物理设计的低功耗设计 | 第13-14页 |
| 1.2.3 深亚微米SoC电源网络设计的难点与挑战 | 第14-15页 |
| 1.3 深亚微米SoC电源网络设计国内外研究现状及本文工作 | 第15-16页 |
| 1.4 本文研究的内容及结构 | 第16-17页 |
| 2 深亚微米SoC电源网络设计原理 | 第17-31页 |
| 2.1 深亚微米SoC电源网络影响因素 | 第18-28页 |
| 2.1.1 电压降 | 第19-24页 |
| 2.1.2 电迁移 | 第24-26页 |
| 2.1.3 噪声 | 第26-28页 |
| 2.2 电源网络规划与签核电源验证 | 第28-31页 |
| 2.2.1 电源网络规划 | 第28-30页 |
| 2.2.2 签核电源验证 | 第30-31页 |
| 3 一款基于CAM的网络搜索引擎芯片的电源规划 | 第31-59页 |
| 3.1 芯片简介 | 第31-32页 |
| 3.2 数据准备 | 第32-36页 |
| 3.3 电源网络规划与布图规划 | 第36-46页 |
| 3.3.1 面积规划与布线资源分配 | 第36-38页 |
| 3.3.2 输入输出接口单元的放置和供电 | 第38-42页 |
| 3.3.3 模块与宏单元的放置与电源规划 | 第42-44页 |
| 3.3.4 芯片电源网络规划 | 第44-46页 |
| 3.4 电源网络优化 | 第46-59页 |
| 3.4.1 电源网络优化策略 | 第46-49页 |
| 3.4.2 电源网络优化结果 | 第49-59页 |
| 4 签核电源验证 | 第59-80页 |
| 4.1 数据准备 | 第60-61页 |
| 4.2 建立电源网格模型 | 第61-62页 |
| 4.2.1 快速电源网格模型 | 第61页 |
| 4.2.2 准确电源网格模型 | 第61-62页 |
| 4.2.3 含动态信息的准确电源网格模型 | 第62页 |
| 4.3 功耗分析 | 第62-64页 |
| 4.4 电压降与电迁移分析 | 第64-80页 |
| 4.4.1 电压降和地弹分析 | 第65-72页 |
| 4.4.2 电迁移分析 | 第72-80页 |
| 结论 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 附录A 逻辑综合约束脚本 | 第84-88页 |
| 附录B 物理设计脚本 | 第88-97页 |
| 附录C 电迁移模型文件 | 第97-101页 |
| 致谢 | 第101-102页 |