12位200MSPS流水线ADC的设计与实现
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 选题背景以及研究意义 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 论文的主要工作 | 第12-13页 |
| 1.4 论文结构安排 | 第13-14页 |
| 第2章 流水线模数转换器的基本介绍 | 第14-27页 |
| 2.1 模数转换器简介 | 第14-15页 |
| 2.2 模数转换器的性能参数 | 第15-20页 |
| 2.2.1 静态性能参数 | 第16-18页 |
| 2.2.2 动态性能参数 | 第18-20页 |
| 2.3 流水线ADC的结构和工作原理 | 第20-22页 |
| 2.4 数字校正技术 | 第22-23页 |
| 2.5 高速高精度流水线ADC的架构设计 | 第23-27页 |
| 2.5.1 ADC规格需求及基本参数 | 第23-24页 |
| 2.5.2 ADC的系统架构设计 | 第24-25页 |
| 2.5.3 核心ADC分辨率的选择 | 第25-27页 |
| 第3章 流水线ADC误差分析及行为模型建模 | 第27-45页 |
| 3.1 流水线ADC的主要误差源分析 | 第27-36页 |
| 3.1.1 噪声 | 第27-30页 |
| 3.1.2 开关的非线性 | 第30-31页 |
| 3.1.3 时钟抖动 | 第31-32页 |
| 3.1.4 电容失配误差 | 第32-34页 |
| 3.1.5 运放误差 | 第34-36页 |
| 3.1.6 比较器误差 | 第36页 |
| 3.2 流水线ADC低功耗技术 | 第36-39页 |
| 3.2.1 无采样保持电路 | 第36-37页 |
| 3.2.2 运放共享技术 | 第37-39页 |
| 3.2.3 电容按比例缩减技术 | 第39页 |
| 3.3 流水线ADC的simulink建模 | 第39-45页 |
| 3.3.1 流水线ADC各功能模块的建模 | 第39-42页 |
| 3.3.2 流水线ADC模型的性能仿真分析 | 第42-45页 |
| 第4章 流水线ADC单元电路的分析与设计 | 第45-84页 |
| 4.1 采样保持电路的设计 | 第45-63页 |
| 4.1.1 概述 | 第45页 |
| 4.1.2 采样保持电路结构的分析及选择 | 第45-50页 |
| 4.1.3 栅自举开关 | 第50-52页 |
| 4.1.4 跨导运算放大器的设计 | 第52-61页 |
| 4.1.5 采样保持电路的整体仿真 | 第61-63页 |
| 4.2 2.5 bit流水级的设计 | 第63-72页 |
| 4.2.1 2.5 bit流水级的整体架构 | 第63-65页 |
| 4.2.2 Sub-ADC的设计 | 第65-69页 |
| 4.2.3 Sub-DAC的设计 | 第69页 |
| 4.2.4 2.5 bit流水级的仿真与分析 | 第69-72页 |
| 4.3 数字校正电路 | 第72-75页 |
| 4.3.1 延时对准电路 | 第72-73页 |
| 4.3.2 数字校正运算电路 | 第73-75页 |
| 4.4 输入缓冲器的设计 | 第75-79页 |
| 4.5 时钟电路的设计 | 第79-80页 |
| 4.6 带隙基准电路的设计 | 第80-84页 |
| 4.6.1 带隙基准电路的基本原理 | 第80-82页 |
| 4.6.2 带隙基准电路的设计与仿真 | 第82-84页 |
| 第5章 版图设计 | 第84-89页 |
| 5.1 高速高精度电路的版图设计规则 | 第84-85页 |
| 5.2 流水线ADC电路中关键模块的版图设计 | 第85-89页 |
| 第6章 流水线ADC的整体仿真及芯片测试 | 第89-95页 |
| 6.1 流水线ADC整体电路的仿真 | 第89-90页 |
| 6.2 芯片的测试 | 第90-95页 |
| 6.2.1 测试方案及测试环境 | 第90-92页 |
| 6.2.2 芯片测试结果 | 第92-95页 |
| 第7章 总结与展望 | 第95-97页 |
| 参考文献 | 第97-101页 |
| 致谢 | 第101-102页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第102页 |
