| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照图 | 第12-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 信道编码理论简介 | 第17-18页 |
| 1.1.1 信道编码理论的提出 | 第17页 |
| 1.1.2 信道编码理论的发展 | 第17-18页 |
| 1.2 LDPC的再次提出 | 第18-19页 |
| 1.3 LDPC的研究进展 | 第19-22页 |
| 1.3.1 LDPC码的构造方法 | 第19-20页 |
| 1.3.2 LDPC的快速编码 | 第20-21页 |
| 1.3.3 LDPC码的译码 | 第21页 |
| 1.3.4 LDPC应用现状 | 第21-22页 |
| 1.4 本文主要内容及安排 | 第22-23页 |
| 第二章 LDPC码基础 | 第23-31页 |
| 2.1 线性分组码的基本概念 | 第23-25页 |
| 2.1.1 线性分组码的定义 | 第23页 |
| 2.1.2 线性分组码的参数指标 | 第23页 |
| 2.1.3 线性分组码的表征 | 第23-24页 |
| 2.1.4 系统码 | 第24-25页 |
| 2.2 LDPC码的基本概念 | 第25-27页 |
| 2.2.1 定义 | 第25页 |
| 2.2.2 Tanner图表示 | 第25-26页 |
| 2.2.3 正则LDPC码 | 第26-27页 |
| 2.3 QC-LDPC码 | 第27-28页 |
| 2.3.1 QC-LDPC码基本概念 | 第27-28页 |
| 2.3.2 QC-LDPC的矩阵扩展 | 第28页 |
| 2.4 IEEE 802.16e标准中的LDPC码 | 第28-31页 |
| 第三章 LDPC算法原理 | 第31-41页 |
| 3.1 LDPC编码算法 | 第31-35页 |
| 3.1.1 传统编码算法 | 第31页 |
| 3.1.2 RU编码算法 | 第31-34页 |
| 3.1.3 QC-LDPC编码 | 第34-35页 |
| 3.2 LDPC译码算法 | 第35-39页 |
| 3.2.1 硬判决译码算法 | 第35页 |
| 3.2.2 BP算法 | 第35-38页 |
| 3.2.3 最小和算法 | 第38-39页 |
| 3.2.4 归一化最小和算法 | 第39页 |
| 3.3 打孔算法 | 第39-41页 |
| 第四章 译码器的定点量化方案 | 第41-47页 |
| 4.1 定点量化处理需要考虑的原则 | 第41页 |
| 4.2 量化译码背景 | 第41-42页 |
| 4.2.1 量化比特数的选择 | 第41-42页 |
| 4.2.2 量化数据选择 | 第42页 |
| 4.3 归一化最小和译码算法的量化处理 | 第42-47页 |
| 4.3.1 译码器接收变量的量化处理 | 第42-44页 |
| 4.3.2 内部数据最大值仿真 | 第44-47页 |
| 第五章 LDPC编译码器的FPGA设计 | 第47-67页 |
| 5.1 LDPC编码器的设计 | 第47-52页 |
| 5.1.1 LDPC编码器设计框图 | 第47-50页 |
| 5.1.2 LDPC编码器顶层接 | 第50-51页 |
| 5.1.3 LDPC编码器I/O时序图 | 第51页 |
| 5.1.4 LDPC编码器性能 | 第51-52页 |
| 5.2 LDPC译码器 | 第52-63页 |
| 5.2.1 LDPC译码器设计框图 | 第52-61页 |
| 5.2.2 LDPC译码器顶层接 | 第61页 |
| 5.2.3 LDPC译码器I/O接.时序 | 第61-62页 |
| 5.2.4 译码器资源占用和时间占用情况 | 第62-63页 |
| 5.3 码率兼容的实现方法 | 第63-67页 |
| 第六章 本文总结 | 第67-69页 |
| 附录A | 第69-71页 |
| 参考文献 | 第71-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
| 1.基本情况 | 第79页 |
| 2.教育背景 | 第79页 |
| 3.攻读硕士学位期间的研究成果 | 第79-80页 |